Studio, simulazione e progettazione di protezioni da ESD in tecnologia submicrometrica
 

Scopo del lavoro e' studiare le problematiche legate ai fenomeni di scariche elettrostatiche (ESD) nei circuiti integrati CMOS, e fornire una nuova soluzione per una delle strutture utilizzate, dedicata alla protezione delle linee di alimentazione.
Tale soluzione, pur mantenendo le caratteristiche di intervento di strutture simili, e' ottimizzata a livello di area occupata su silicio.

Il tirocinio ha richiesto lo studio dell'ambiente di sviluppo OPUS e delle problematiche di guasto dei circuiti integrati.

Sede Tirocinio: STMicroelectronics - Agrate

Durata : 4 mesi