


UNIVERSITÀ  
DI PAVIA

# Corso di Elettronica II – Modulo A


*Laboratorio 3 -16 Dic 2024*

*Prof. D. Manstretta*

*AA 2024-25*



# Margine di Fase e di Guadagno



Frequenza di guadagno d'anello unitario ( $\omega_1$ ):

$$A(j\omega_1)\beta = 1 \times e^{-j\theta}$$


$$\theta = 180^\circ - \text{phase margin}$$

$$A_f(j\omega_1) = \frac{A(j\omega_1)}{1 + A(j\omega_1)\beta} = \frac{(1/\beta)e^{-j\theta}}{1 + e^{-j\theta}}$$


$$|A_f(j\omega_1)| = \frac{1/\beta}{|1 + e^{-j\theta}|}$$

Al diminuire del margine di fase,  $A\phi(j\omega_1)$  cresce:

Esempio: margine di fase di  $45^\circ$       $|A_f(j\omega_1)| = 1.3 \frac{1}{\beta}$




# Margine di Fase




La frequenza corrispondente ai  $180^\circ$  di sfasamento si trova sempre su un tratto a pendenza  $-40$  dB/dec.

Una regola per assicurarsi che l'amplificatore in feedback sia stabile è di fare in modo che la curva a  $-20 \log(\beta)$  intercetti la curva di guadagno in un tratto a pendenza  $-20$  dB/dec.

Se  $\beta$  è dipendente dalla frequenza, la stessa regola può essere applicata alla differenza tra le pendenze di  $20 \log(A)$  e  $20 \log(1/\beta)$ .




# Compensazione a Polo Dominante




Partiamo da un amplificatore con tre poli ( $f_{p1}, f_{p2}, f_{p3}$ ).  
Supponiamo che l'intersezione con la curva  $20\log(1/\beta)$  avvenga su un tratto a  $-40\text{dB/dec}$ , quindi con rischio di instabilità.

Metodi di stabilizzazione:

1. Polo aggiuntivo a frequenza  $f_D$
2. Riduzione della frequenza del polo a più bassa frequenza da  $f_{p1}$  a  $f'_D$
3. Compensazione di Miller



# Compensazione di Miller e Pole Splitting



$$f_{P1} = \frac{1}{2\pi C_1 R_1} \quad f_{P2} = \frac{1}{2\pi C_2 R_2}$$

$$\frac{V_o}{I_i} = \frac{(sC_f - g_m)R_1R_2}{1 + s[C_1R_1 + C_2R_2 + C_f(g_mR_1R_2 + R_1 + R_2)] + s^2[C_1C_2 + C_f(C_1 + C_2)]R_1R_2}$$

$$D(s) = \left(1 + \frac{s}{\omega'_{P1}}\right) \left(1 + \frac{s}{\omega'_{P2}}\right) = 1 + s \left(\frac{1}{\omega'_{P1}} + \frac{1}{\omega'_{P2}}\right) + \frac{s^2}{\omega'_{P1}\omega'_{P2}}$$

$$D(s) \simeq 1 + \frac{s}{\omega'_{P1}} + \frac{s^2}{\omega'_{P1}\omega'_{P2}}$$

$$\omega'_{P1} = \frac{1}{C_1R_1 + C_2R_2 + C_f(g_mR_1R_2 + R_1 + R_2)} \simeq \frac{1}{g_mR_2C_fR_1}$$

All'aumentare di  $C_f$  la frequenza del secondo polo aumenta:

$$\omega'_{P2} \simeq \frac{g_m C_f}{C_1 C_2 + C_f (C_1 + C_2)}$$




- Caratteristica dei transistori NMOS e PMOS
- Amplificatore operazionale NMOS a due stadi
- Compensazione in frequenza
  - Capacità sul polo dominante
  - Compensazione di Miller
- Simulazione del circuito retroazionato al variare di  $\beta$ 
  - Amplificatore in configurazione invertente
- Relazione sull'esperienza di Laboratorio


# **COMPENSAZIONE DI UN AMPLIFICATORE MOS MULTISTADIO**




# Amplificatore a 3 Stadi









# Risposta in Frequenza







# Compensazione di Miller


Determinare il valore di  $C_c$  per avere un margine di fase di almeno  $45^\circ$  per un guadagno ad anello chiuso di 40 dB.






# Compensazione di Miller





# Il Transistore MOS: DC



~~Equazione~~

Eqn2  
Vgate=0.9

~~Equazione~~

Eqn1  
VDD=Vgate

Parametro sweep

SW1  
Sim=SW2  
Type=lin  
Param=Vgate  
Start=0.5 V  
Stop=1.2 V  
Points=7


Parametro sweep

SW2  
Sim=DC1  
Type=lin  
Param=VDD  
Start=0 V  
Stop=1 V  
Points=101

simulazione dc


DC1

I transistori NMOS (freccia entrante) e PMOS (freccia uscente) si trovano tra i Componenti nella libreria «nonlinear components». Le sonde di corrente permettono di misurare le correnti di drain dei transistori e si trovano nella libreria «probes». La scansione di due parametri (VGS e VDS) attraverso i blocchi SW1 e SW2 consente di tracciare la caratteristica Id-Vds per diverse Vgs. Il blocco «sweep» si trova nella libreria delle simulazioni.





# Caratteristiche Tensione-Corrente

## $I_d$ vs $V_{ds}$ per diverse $V_{gs}$




## $I_d$ vs $V_{gs}$ per $V_{ds}=V_{ov}$







# Obiettivi di Progetto




- Capacità di carico  $C_L=2\text{pF}$
- Banda unitaria  $f_t=100\text{MHz}$
- Determinare la capacità di compensazione  $C_c$  per avere un margine di fase di  $60^\circ$
- Alimentazione
  - $V_{DD}=V_{SS}=2.5\text{V}$
- Transistori MOS:
  - $K'_n=100\mu\text{A}/\text{V}^2$ ;  $K'_p=40\mu\text{A}/\text{V}^2$
  - $V_{tn} = 0.45 \text{ V}$  ;  $V_{tp} = -0.45 \text{ V}$
  - $\text{Lambda}=0.05 \text{ V}^{-1}$



- 1) Dimensionare i transistori per ottenere  $V_{oV}=200\text{mV}$ 
  - a. Simulare in DC il circuito e verificare che tutti i transistori si trovino in saturazione
  - b. Simulare la risposta in AC dell'amplificatore e verificare il margine di fase al variare della capacità di carico ( $C_L=1\text{pF}$ ,  $2\text{pF}$ ,  $4\text{pF}$ )
  - c. Verificare la stabilità del circuito retroazionato con guadagno unitario e con guadagno pari a 2
- 2) Stabilizzare il circuito aggiungendo una capacità nel nodo caratterizzato dal polo dominante e poi con capacità di Miller (per  $C_L=2\text{pF}$ )
- 3) Verificare la stabilità del circuito retroazionato con guadagno unitario e con guadagno pari a 2
- 4) Confrontare la risposta in AC del circuito retroazionato prima e dopo la stabilizzazione



# Disegno del Circuito



**Op-amp CMOS a due stadi con carico capacitivo**





- **Estrarre e completare le slides che seguono inserendo le figure richieste. Inviare le slides al docente, assieme ai files del progetto QUCS**



- Progettazione di un amplificatore retroazionato
- **Nome:**
- **Cognome:**

Allegare i files del progetto QUCS e inviare al docente insieme alle slides che seguono




# *Soluzione del problema*

---

- Risolvere tutti i punti, da 1) a 4), e riportare le soluzioni nella relazione



UNIVERSITÀ  
DI PAVIA



- Scaricare il simulatore QUCS-Studio:

<http://dd6um.darc.de/QucsStudio/download.html>



**QucsStudio**

a free and powerful circuit simulator

- QucsStudio is mainly a circuit simulator that has evolved out of the project [Qucs](#), but isn't compatible with it. The simulation engine is even a complete new creation. It's meant to be a test project to create a complete development environment for electrical engineers. (graphical user interface, circuit simulator, PCB layouting, numerical data processing etc.) The application uses Qt4® by the [Qt Company](#)® as graphical user interface.
- By the way: The correct pronunciation of Qucs is [kju:ks].



## Istruzioni dettagliate

- Seguire il [link](#) e scaricare il simulatore circuitale Qucs Studio
- Non è necessaria installazione, basta scompattare il file .zip.
- L'eseguibile *qucs.exe* si trova nella cartella *QucsStudio\bin\*
- Il programma gira solo su sistemi Windows.
- **Per gli utenti Mac**, scaricare comunque il programma e poi seguire le seguenti istruzioni:
  1. Installare il programma Wine, reperibile a questo [link](#)
  2. Seguire le [istruzioni](#) fornite dal programma stesso per la configurazione.
  3. Lanciare Qucs eseguendo da riga di comando: *wine qucs.exe*