Laboratorio di Elettronica I

Note per lo svolgimento delle esercitazioni pratiche.

G. Martini



Università di Pavia

Dipartimento di Ingegneria Industriale e dell'Informazione

2016/17

Laboratorio di Elettronica I - INDICE

Pagina :

par 2.	Guida alle esercitazioni sperimentali	28
par 2.1.	Esercitazione 1 : CIRCUITI PASSIVI PASSA-BASSO e PASSA-ALTO	28
par 2.1.1.	II circuito RC (passa-basso)	28
par 2.1.1.1.	Determinazione della risposta in frequenza	28
par 2.1.1.2.	La risposta al gradino	30
par 2.1.2.	II circuito CR (passa-alto)	31
par 2.1.2.1.	Determinazione della risposta in frequenza	32
par 2.1.2.2.	La risposta al gradino	33
par 2.2.	Esercitazione 2 : CIRCUITI CON DIODI	35
par 2.2.1.	Il circuito raddrizzatore a semplice semionda	35
par 2.2.2.	Il raddrizzatore a doppia semionda a ponte di diodi	36
par 2.2.3.	Il circuito di cimatura (clipping)	37
par 2.2.3.1.	Limitazione del valore superiore	37
par 2.2.3.2.	Limitazione del valore inferiore	38
par 2.2.4.	Il circuito di aggancio (clamping)	40
par 2.2.4.1.	Aggancio del massimo	40
par 2.2.4.2.	Aggancio del minimo	41
par 2.2.5.	Comportamento del diodo per piccoli segnali	41
par 2.2.5.1.	Diodo polarizzato direttamente (E > 0)	42
par 2.2.5.1.	Diodo polarizzato inversamente (E < 0)	43
par 2.3.	Esercitazione 3 : CIRCUITI CON AMPLIFICATORI OPERAZIONALI	45
par 2.3.1.	L'amplificatore invertente	46
par 2.3.2.	L'amplificatore non invertente	47
par 2.3.3.	Misura della tensione di offset	48
par 2.3.4.	Misura della corrente di offset	49
par 2.3.5.	Il circuito integratore di Miller	50
par 2.4.	Esercitazione 4 : IL FET A GIUNZIONE	54
par 2.4.1.	Il circuito di polarizzazione	55
par 2.4.2.	L'amplificatore senza elettrodi a massa	56
par 2.4.3.	L'amplificatore a source comune	59
par 2.4.4.	L'inseguitore di source	60
par 2.5.	Esercitazione 5 : INVERTITORI MOSFET	62
par 2.5.1.	Circuito invertitore NMOS con carico ad arricchimento	63
par 2.5.2.	Circuito invertitore NMOS con carico a svuotamento	65
par 2.5.3.	Circuito invertitore CMOS	66
par 3.	Bibliografia	68

APPENDICE A. Caratteristiche elettriche di alcuni componenti par 4. elettronici e circuiti integrati. 69 Diodi al silicio: 1N914, 1N916, 1N4148 e 1N4448 70 Integrato : general purpose operational amplifiers UA741 73 Fet : N - channel JFET 2N4416 83 Transistor : small signal Transistor BSS125 89 Mosfet : small signal MOSFET BS108 96 Mosfet : N - channel dual gate MOS-FET BF981 100 Integrato : dual complementary pair plus inverter MC14007UB 101 Integrati : B-Suffix series CMOS gates MC14001B, MC14002B, 108 MC14011B, MC14012B, MC14023B, MC14025B, MC14068B, MC14071B, MC14072B, MC14073B, MC14075B, MC14078B, MC14081B e MC14082B. Transistor : low noise general purpose audio amplifier NPN BC107 119 Transistor : low noise general purpose audio amplifier PNP BC177 123 Codice dei colori delle resistenze a impasto di carbone 128 Codice dei colori delle resistenze a strato metallico 129 Condensatori 130

2.1. Esercitazione n. 1: CIRCUITI PASSIVI PASSA-BASSO e PASSA-ALTO

2.1.1. Il circuito RC (passa-basso)

Lo schema elettrico del circuito è quello riportato nella fig.24.



fig.24 Schema elettrico del circuito RC passa-basso.

Il segnale di uscita V_o può essere osservato mediante un oscilloscopio, e collegando il generatore V_s all'altro ingresso dell'oscilloscopio sarà possibile verificare come il circuito modifica il segnale applicato al suo ingresso.

2.1.1.1. - Determinazione della risposta in frequenza

Per determinare la risposta in frequenza del circuito occorre procedere come segue:

- 1) Collegare l'uscita del generatore di funzioni ai morsetti d'ingresso A e B del circuito e all'ingresso CH1 dell'oscilloscopio.
- 2) Collegare i morsetti d'uscita C e D del circuito all'ingresso CH2 dell'oscilloscopio.
- 3) Regolare il generatore di funzioni in modo che il segnale d'uscita sia una sinusoide con frequenza di circa 1KHz.
- 4) Regolare l'oscilloscopio in modo che venga visualizzato il segnale applicato all'ingresso CH1 (MODE CH1), con accoppiamento diretto (COUPLING DC), trigger sul segnale CH1 (SOURCE CH1; SLOPE +; CPLG DC; MODE NORM), scala dei tempi su 0.5 ms/div (MODE A; A AND B SEC/DIV 0.5 ms/div) e sensibilità verticale di 0.5 V/div (VOLTS/DIV 0.5 V/div).
- 5) Accendere l'oscilloscopio.
- 6) Ruotare completamente in senso antiorario la manopola di regolazione dell'ampiezza del segnale fornito dal generatore di funzioni.
- 7) Accendere il generatore di funzioni e regolarlo in modo che sullo schermo dell'oscilloscopio appaia una sinusoidale con ampiezza di 1V (2 div).
- 8) Portare il selettore MODE di VERTICAL su CHOP.

A questo punto appaiono sullo schermo dell'oscilloscopio sia il segnale d'ingresso che quello d'uscita, ed occorre regolare i potenziometri POSITION di VERTICAL in modo che i due segnali non si sovrappongano.

Lo schermo dell'oscilloscopio ha l'aspetto riportato nella fig.25.



Le due sinusoidi V_s e V_o hanno la stessa frequenza, la stessa ampiezza e sono in fase tra loro. Diminuendo la frequenza del segnale Vs vediamo che il segnale di uscita V_o continua ad avere la stessa ampiezza e la stessa fase di V_s .

Aumentando la frequenza del segnale V_s vediamo che, oltre un certo valore di frequenza, l'ampiezza del segnale V_o inizia a diminuire e la sua fase rispetto all'ingresso V_s diventa negativa. Continuando ad aumentare la frequenza del segnale V_s vediamo che la fase di V_o si porta al valore di 90° ($\frac{1}{4}$ di periodo) in ritardo, mentre l'ampiezza di V_o continua a diminuire. (v. fig.26)



Utilizzando la carta semilogaritmica, possiamo riportare in diagramma di Bode $\left| \frac{V_o}{V_s} \right|$ (modulo della risposta in frequenza) e la fase del segnale di uscita V_o rispetto al segnale d'ingresso V_s (fase della risposta in frequenza). Dopo aver tracciato i digrammi di Bode del modulo e della fase possiamo tracciare gli asintoti al diagramma di Bode di $\left| \frac{V_o}{V_s} \right|$ e ottenere una stima del valore della frequenza superiore di taglio f_H della rete RC come ascissa del punto di intersezione degli asintoti. Possiamo determinare f_H in base alla definizione, ovvero come quel valore di frequenza (dalla parte delle frequenze maggiori del centro-banda) in corrispondenza del quale il modulo della risposta in frequenza e' inferiore di 3dB rispetto al valore di centro-banda (che in questo caso corrisponde al valore in continua, trattandosi di un passa-basso). Possiamo poi osservare che:

a)
$$\lim_{\omega \to 0} \left| \frac{V_o}{V_s} \right|_{dB} = 0 \, dB$$

b)
$$\lim_{\omega \to \infty} \left| \frac{V_o}{V_s} \right|_{dB} = -\infty \, dB$$

c)
$$\left| \frac{V_o}{V_s} (f_H) \right|_{dB} = -3 \, dB$$

d)
$$\lim_{\omega \to 0} \arg \left[\frac{V_o}{V_s} \right] = 0^\circ$$

e)
$$\lim_{\omega \to \infty} \arg \left[\frac{V_o}{V_s} \right] = -90^\circ$$

f)
$$\arg \left[\frac{V_o}{V_s} (f_H) \right] = -45^\circ$$

e concludere che i diagrammi di Bode tracciati corrispondono ad una risposta in frequenza:

$$T(j\omega) = \frac{1}{1 + j\omega/\omega_{H}}$$

con

$$\omega = 2 \pi f$$
; $\omega_{\rm H} = 2 \pi f_{\rm H} = \frac{1}{\tau}$

Il valore della costante di tempo del circuito, $\tau = \frac{1}{2 \pi f_H}$, può poi essere confrontato con il

valore calcolato $\tau_c = RC = 10.34 \ \mu s$ che ottiene dai valori nominali di R e C.

L'eventaule differenza fra $\tau e \tau_c$, che può essere dell'ordine del 10%, è imputabile ad errori di misura ed al fatto che il valore effettivo di resistenza e capacità e' diverso dal valore nominale a causa delle tolleranze di fabbricazione.

2.1.1.2. - La risposta al gradino.

Per osservare la risposta al gradino della rete RC occorre applicare all'ingresso della rete un segnale a onda quadra con semiperiodo molto maggiore della costante di tempo della rete. Per R = 2.2 K Ω e C = 4.7 nF la costante di tempo, come abbiamo gia' visto, vale $\tau = 10.34 \,\mu\text{s}$: possiamo quindi utilizzare un segnale d'ingresso a onda quadra con frequenza molto minore di $\frac{1}{2\tau} \approx 48 \,\text{KHz}$, ad esempio 1KHz. Regoliamo quindi il generatore di funzioni in modo che esso fornisca un segnale a onda quadra con frequenza di 1 KHz e ampiezza di 1V, e impostiamo una scala dei tempi di 5μ s/div (MODE A; A AND B SEC/DIV 5μ s/div).

Lo schermo dell'oscilloscopio appare come nella fig.27.



fig.27

E' ora possibile misurare il tempo di salita t_r , che è per definizione "il tempo necessario affinchè il segnale di uscita in risposta ad un ingresso a gradino passi dal 10% al 90% del proprio valore finale" (v. fig.27).

Il tempo di salita di una rete con risposta in frequenza di tipo passa-basso è legato alla frequenza superiore di taglio dalla relazione

$$\mathbf{t}_{\mathrm{r}} \approx \frac{0.35}{f_{H}}$$

dalla quale si può stimare il valore di f_H mediante una misura del tempo di salita della risposta al gradino. Possiamo confrontare il valore di f_H così ottenuto con il valore teorico calcolato dai valori di R e C: saranno ovviamente diversi, a causa delle tolleranze nei valori dei componenti e degli inevitabili errori di misura.

2.1.2. Il circuito CR (passa-alto)

Lo schema elettrico del circuito CR passa-alto è riportato nella fig.28



fig.28 Schema elettrico del circuito CR passa-alto.

Si tratta sostanzialmente della stessa rete che costituisce il circuito RC (passa-basso), in cui però il segnale di uscita è prelevato ai capi del resistore.

Per vedere nell'oscilloscopio il segnale d'ingresso V_s e quello di uscita V_o occorre seguire la procedura già descritta per il circuito RC (punti 1) - 8)): solo al p.to 3) il valore di frequenza della sinusoide deve essere di circa 1 MHz, ed al p.to 4) la base dei tempi deve essere impostata su $0.2 \,\mu$ s/div. Lo schermo dell'oscilloscopio appare come nella fig.29.





I due segnali V_o e V_s sono sinusoidali con la stessa frequenza e la stessa ampiezza, e sono in fase tra loro. Aumentando la frequenza del segnale d'ingresso V_s , il segnale d'uscita V_o continua ad avere la stessa ampiezza e la stessa fase di quello d'ingresso. Diminuendo la frequenza del segnale d'ingresso V_s si osserva che, al di sotto di un certo valore di frequenza, l'ampiezza del segnale d'uscita V_o inizia a diminuire e la sua fase rispetto a V_s diventa positiva. Continuando a diminuire la frequenza del segnale applicato all'ingresso, la fase del segnale di uscita V_o tende al valore di 90° in anticipo, e la sua ampiezza continua a diminuire, tendendo a zero. (v. fig.30).



fig.30

Dopo aver riportato i valori del modulo e della fase di $\frac{V_o}{V_s}$ in funzione della frequenza su carta semilogaritmica (diagrammi di Bode del modulo e della fase della risposta in frequenza), tracciando gli asintoti per f tendente a zero e f tendente all'infinito si ottiene il valore della frequenza inferiore di taglio f_L. Il valore stimato della frequenza inferiore di taglio f_L è l'ascissa del punto d'interazione degli asintoti. Analogamente a quanto visto per il circuito passa-basso possiamo determinare f_L in base alla definizione, ovvero come quel

valore di frequenza (dalla parte delle frequenze minori del centro-banda) in corrispondenza del quale il modulo della risposta in frequenza e' inferiore di 3dB rispetto al valore di centro-banda (che in questo caso corrisponde al valore a frequenza "infinita", trattandosi di un passa-alto). Dall'osservazione della risposta in frequenza vediamo che:

g)
$$\lim_{\omega \to 0} \left| \frac{V_o}{V_s} \right|_{dB} = -\infty \, dB$$

h)
$$\lim_{\omega \to \infty} \left| \frac{V_o}{V_s} \right|_{dB} = 0 \, dB$$

i)
$$\left| \frac{V_o}{V_s} (f_H) \right|_{dB} = -3 \, dB$$

j)
$$\lim_{\omega \to 0} \arg \left[\frac{V_o}{V_s} \right] = 90^\circ$$

k)
$$\lim_{\omega \to \infty} \arg \left[\frac{V_o}{V_s} \right] = 0^\circ$$

l)
$$\arg \left[\frac{V_o}{V_s} (f_L) \right] = 45^\circ$$

e possiamo quindi concludere che i diagrammi di Bode tracciati corrispondono ad una risposta in frequenza:

$$T(j\omega) = \frac{j \mathscr{O}_{L}}{1 + j \mathscr{O}_{M}}$$

 $\operatorname{con} \ \omega = 2 \ \pi \ f \ e \ \omega_L = 2 \ \pi \ f_L = \frac{1}{\tau}$

Il valore della costante di tempo del circuito, $\tau = \frac{1}{2\pi f_L}$, può essere confrontato col valore $\tau_c = RC = 10.34 \ \mu s$ che ottiene dai valori nominali di R e C; valogono al riguardo le considerazioni già esposte per il passa-basso.

2.1.2.2. - La risposta al gradino

Applicando all'ingresso della rete CR un segnale a onda quadra con semiperiodo molto maggiore della sua costante di tempo, possiamo osservare la risposta al gradino della rete. Essendo la costante di tempo pari a $\tau = RC = 10.34 \mu s$, possiamo usare un segnale d'ingresso a onda quadra con frequenza di 1KHz ($\frac{1}{2\tau} \approx 48$ KHz). Dopo aver regolato il generatore di funzioni in modo che esso fornisca un segnale a onda quadra con frequenza

di 1KHz e ampiezza 1V, e impostiamo una scala dei tempi di 5µs/div (MODE A; A AND B SEC/DIV 5 µs/div). Lo schermo dell'oscilloscopio appare come nella fig.31.



Possiamo ora misurare il tempo di discesa t_l , che è "il tempo necessario affinchè il segnale di uscita in risposta ad un ingresso a gradino passi dal 90% al 10% del proprio valore iniziale" (v. fig.31). Nel caso di una rete passa-alto a singola costante di tempo, il tempo di discesa è legato alla frequenza inferiore di taglio dalla relazione

$$\mathbf{t}_{\mathrm{l}} \approx \frac{0.35}{f_L}$$

da cui si può ottenere il valore della frequenza inferiore di taglio mediante una misura del tempo di discesa della risposta al gradino. Tale valore può essere poi confrontato con il valore di f_L calcolato dai parametri del circuito.

2.2. Esercitazione n. 2: CIRCUITI CON DIODI

2.2.1. Il circuito raddrizzatore a semplice semionda

Lo schema elettrico del circuito è quello in fig.32



fig.32 Schema elettrico del raddrizzatore a semplice semionda.

Se all'ingresso del circuito viene applicato un generatore di tensione sinusoidale con valore massimo molto maggiore della tensione di soglia V_{γ} del diodo (il diodo è al silicio, quindi $V_{\gamma} \approx 0.6 \text{ V}$), la tensione V_L misurata ai capi del resistore di carico R_L è praticamente uguale a V_S per $V_S > 0$ e nulla per $V_S < 0$. Il diodo è quindi in conduzione per un semiperiodo ed in interdizione per l'altro semiperiodo. Quando la tensione d'ingresso V_S ha il valore massimo confrontabile con la tensione V_{γ} , la tensione V_L ai capi del carico è diversa da zero solo quando $V_S > V_{\gamma}$: il diodo risulta quindi in conduzione per un tempo minore del semiperiodo (angolo di conduzione $< \pi$). Queste due situazioni sono illustrate nella fig.33, rispettivamente nella parte superiore e inferiore.



fig.33

2.2.2. Il raddrizzatore a doppia semionda a ponte di diodi

Lo schema elettrico di questo circuito è il seguente:



fig.34 Schema elettrico del raddrizzatore a doppia semionda a ponte di diodi.

Il trasformatore T è necessario per poter riferire il carico R_L alla stessa massa del generatore di segnale. Se V'_S è molto maggiore di V_{γ}, la tensione V_L ai capi del carico ha l'andamento riportato nella fig.35



fig.35

Come si vede la tensione ai capi di R_L è sempre positiva; infatti, quando V'_S è positiva conducono i diodi D_4 e D_2 (D_1 e D_3 sono interdetti) e la corrente I_L nel carico è positiva, quando V'_S è negativa conducono i diodi D_1 e D_3 (D_2 e D_4 sono interedetti) e la corrente I_L è ancora positiva.

2.2.3. Il circuito di cimatura (clipping)

2.2.3.1. - Limitazione del valore superiore

Per evitare che una certa tensione V_0 superi il valore di riferimento E_R si usa il circuito in fig.36.



fig.36 Schema elettrico del circuito per la limitazione del massimo.

Se il valore massimo della sinusoide V_S è minore della tensione di riferimento E_R , in uscita si ha $V_O = V_S$ in quanto il diodo D è sempre interdetto. Se il valore massimo di V_S è maggiore di E_R , durante gli intervalli di tempo per cui è $V_S > E_R$ la tensione di uscita V_O assume il valore della tensione di riferimento E_R , in quanto durante questi intervalli di tempo il diodo D conduce. Le forme d'onda nei due casi sono quelle in fig.37. Le considerazioni svolte valgono se $V_S >> V_\gamma$; in caso contrario basta sostituire la tensione di riferimento E_R con $E_R + V_\gamma$, tenendo conto cosi' della tensione di soglia del diodo.



2.2.3.2. - Limitazione del valore inferiore

Modificando il circuito in fig.36, cioè invertendo la polarità del diodo D e della tensione di riferimento E_R , si ottiene il circuito per la limitazione del valore inferiore (v. fig.38).



fig.38 Schema elettrico del circuito per la limitazione del minimo.

Ora la tensione di uscita Vo è uguale alla tensione d'ingresso V_S se il valore minimo di V_S è maggiore di -E_R; se il valore minimo di V_S è minore di -E_R, negli intervalli di tempo per cui è V_S < -E_R la tensione di uscita assume il valore della tensione di riferimento -E_R. Le forme d'onda nei due casi sono quelle in fig.39.



fig.39

Le considerazioni svolte valgono se $V_S<<-V_\gamma$; in caso contrario basta sostituire la tensione di riferimento E_R con E_R+V_γ

2.2.4. Il circuito di aggancio (clamping)

2.2.4.1. - Aggancio del massimo

Il circuito in fig.40 aggancia il massimo della tensione d'ingresso V_S al valore della tensione di riferimento E_R+V_γ :



fig.40 Schema elettrico del circuito di aggancio del massimo.

Le tensioni di ingresso (V_S) e uscita (V_0) sono riportate nella fig.41.



fig.41

2.2.4.2.- Aggancio del minimo

Col circuito in fig.42, ottenuto da quello di fig.40 invertendo la polarità del diodo D, si aggancia il valore minimo della tensione d'uscita V₀ al valore della tensione di riferimento $E_R + V_\gamma$.



fig.42 Schema elettrico del circuito di aggancio del minimo.

In questo caso le tensioni d'ingresso e d'uscita hanno l'andamento riportato nella fig.43.



fig.43

Quando $E_R = 0$, il circuito di fig.42 viene chiamato "DC-restorer" (circuito per il ripristino del livello in continua) e trova applicazione nell'analisi d'ampiezza di impulsi; e' chiaro che la presenza del diodo con la propria tensione di soglia introduce un errore nel valore di zero pari proprio a V_{γ} .

2.2.5. Comportamento del diodo per piccoli segnali

Modificando il circuito riportato nella fig.32 come mostrato nella fig.43.1 e' possibile evidenziare il comportamento del diodo a semiconduttore per piccoli segnali. L'applicazione del generatore di tensione di segnale v_S in serie con una batteria E si ottiene mediante il generatore di funzioni, agendo sulla manopola di regolazione dell'offset (DC OFFSET Knob).



fig.43.1 Diodo con batteria di polarizzazione e generatore di segnale.

Supponiamo che inizialmente sia $v_s=0$: il punto di lavoro del diodo e' fissato dalla batteria E, e puo' essere determinato per via grafica (retta di carico) se si dispone della curva caratteristica del diodo.

Il punto di lavoro del diodo può essere determinato sperimentalmente misurando la differenza di potenziale VD ai suoi capi e la corrente ID che lo attraversa.

Fissato il punto di lavoro e' possibile determinare il circuito equivalente per piccoli segnali del diodo, che com'e' noto e' costituito da una resistenza di valore $r_d=V_T/I_D$ se il diodo e' polarizzato direttamente (E>0), e da una capacita' (capacita' di giunzione) se e' polarizzato inversamente. In realta' la capacita' di giunzione e' presente anche in polarizzazione diretta, ma il suo effetto e' di solito trascurabile.

2.2.5.1. - Diodo polarizzato direttamente (E>0)

Il circuito equivalente per il segnale e' riportato nella fig.43.2; si tratta sostanzialmente di un partitore di tensione resistivo il cui rapporto di partizione $K=R_L/(r_d+R_L)$ puo' essere modificato per mezzo della batteria E.



fig.43.2 Circuito equivalente per piccolo segnale del diodo polarizzato direttamente.

Il rapporto di partizione puo' essere misurato applicando al circuito un segnale sinusoidale "piccolo", cioe' di ampiezza molto minore di V_T, e misurando l'ampiezza della tensione di uscita, che sara' approssimativamente sinusoidale. Per evitare l'evidenziarsi di effetti capacitivi la frequenza del segnale sinusoidale applicato deve essere sufficientemente bassa (in pratica intorno a 1 KHz). Nella tabella sottostante e' riportato il valore del rapporto di partizione K corrispondente ad alcuni valori della batteria E, per RL=2.2 k Ω .

E [V]	$I_{D}[A] @ I_{S}=2.5 \times 10^{-15} A,$	$r_d = V_T / I_D [\Omega]$	$K=R_L/(r_d+R_L)$
	$V_T=26 \text{ mV}, \eta=1, R_L=2.2 \text{ k}\Omega$		
0.1	1.15x10 ⁻¹³	2.27x10 ¹¹	9.7x10 ⁻⁹
0.5	5.37x10 ⁻⁷	48.5x10 ³	4.3x10 ⁻²
1	0.16x10 ⁻³	162	0.93
5	1.95x10 ⁻³	13.4	0.99
10	4.21x10 ⁻³	6.17	0.997

Rapporto di partizione K per il circuito in fig.43.2 corrispondente ad alcuni valori della batteria E, per $R_L=2.2 \text{ k}\Omega$, calcolato usando il modello esponenziale valido per il diodo 1N4148.

2.2.5.1. - Diodo polarizzato inversamente (E<0)

Per E<0 il diodo risulta polarizzato inversamente e, trascurando la corrente di saturazione inversa IS, il suo circuito equivalente si riduce ad una capacita' che prende il nome di "capacita' di transizione". Tale capacita' e' quella di un condensatore a facce piane e parallele con distanza tra le armature pari alla larghezza della regione di carica spaziale (da cui il nome) e riempito con un dielettrico avente la costante dielettrica del semiconduttore [5]; la sua dipendenza dalla tensione inversa applicata e', ipotizzando un drogaggio con profilo a gradino, del tipo:

$$C_e = \frac{C_0}{\sqrt{1 + \frac{E}{V_c}}}$$

dove C₀ e' il suo valore per polarizzazione nulla e V_C e' il potenziale di contatto della giunzione (dell'ordine di 1V). La precedente relazione vale per la sola capacita' della giunzione; in pratica la capacita' che si vede ai morsetti del diodo e' la somma della capacita' di giunzione e della capacita' del contenitore, per cui la dipendenza da E non e' cosi' marcata. Il valore della capacita' di transizione in funzione della tensione di polarizzazione inversa e' di solito riportato nel foglio delle caratteristiche del dispositivo (p.98 e p.100 dell'Appendice).

Il circuito equivalente valido per il segnale e' ora quello riportato nella fig.43.3.



fig.43.3 Circuito equivalente per piccolo segnale in polarizzazione inversa

Come si vede si tratta di un circuito passa-alto; la sua costante di tempo varia con la polarizzazione inversa E come e' riportato nella tabella seguente:

E [V]	Ce	τ [ns] @
	[pF]	$R_L=2.2 \text{ k}\Omega$
0	4	8.8
1	3.72	8.2
2	3.66	8
5	3.56	7.8
10	3.42	7.5

Andamento della costante di tempo del circuito in fig.43.3 in funzione della tensione di polarizzazione inversa E del diodo.

Quando viene usato in questo modo, ovvero come un condensatore variabile comandato da una tensione, il diodo prende il nome di "Varactor".

2.3. Esercitazione n. 3: CIRCUITI CON AMPLIFICATORI OPERAZIONALI

Sulla basetta da utilizzare per questa esercitazione sono presenti tre interruttori che permettono di selezionare i diversi circuiti previsti (v. fig.44).



fig.44 Disposizione circuitale degli interruttori di selezione dei vari circuiti (vista dal lato componenti).

Accanto al nome sottolineato del circuito appare una terna di lettere (S=sinistra, D=destra, X=indifferente) che indicano la posizione dei tre interruttori osservati come in fig.44 dal lato componenti. Il connettore BNC presente sulla basetta serve per collegare il segnale di ingresso proveniente dal generatore di funzioni; normalmente tale segnale deve essere dell'ordine dei mV per evitare distorsioni e la saturazione dell'uscita dell'amplificatore operazionale, che nelle configurazioni di amplificatore invertente e non invertente presenta un guadagno relativamente elevato, dell'ordine dei 40 dB. Le tre boccole accanto al connettore BNC servono per il collegamento delle tensioni di alimentazione, che normalmente saranno di ± 15 V (nero= ± 15 V, rosso= ± 15 V, giallo=massa). Per non danneggiare il circuito e/o la strumentazione la procedura di accensione deve essere la seguente:

- a) con il circuito scollegato e l'alimentatore spento si pone quest'ultimo nella configurazione in cui le due sezioni sono collegate in serie, si accende l'alimentatore e si regola la tensione di uscita della sezione MAIN su +15V;
- b) si accende il generatore di funzioni e lo si imposta su una tensione di uscita di alcuni mV con forma d'onda sinusoidale;
- c) dopo aver spento l'alimentatore si collegano i fili di alimentazione del circuito all'alimentatore stesso, rispettando le polarita';
- d) dopo aver spento il generatore di funzioni si collega l'uscita di questo, attraverso un T BNC, al connettore BNC presente sulla basetta;
- f) si accendono nell'ordine l'oscilloscopio, l'alimentatore, il generatore di funzioni.
- g) tramite il T BNC si collega il segnale d'ingresso al CH1 dell'oscilloscopio;
- h) si collega la sonda al CH2 dell'oscilloscopio per osservare il segnale di uscita.

2.3.1. L'amplificatore invertente (S, S, X)

Lo schema elettrico di un amplificatore realizzato con un amplificatore operazionale nella configurazione invertente è riportato nella fig.45.



fig.45 Schema elettrico dell'amplificatore invertente.

L'amplificatore operazionale A_0 non è ideale ma ha una amplificazione ad anello aperto A di tipo passa-basso a singola costante di tempo:

$$A = \frac{V_o}{\left(V_i^+ - V_i^-\right)} = \frac{A_0}{1 + s\,\tau}; \quad A_0 >> 1 \tag{1}$$

L'amplificazione $\frac{V_o}{V_s}$ è quindi data dalla relazione

$$\frac{V_o}{V_s} = -\frac{A_0 R_2}{\left[\left(1 + A_0\right)R_1 + R_2\right]\left[1 + \frac{s \tau(R_1 + R_2)}{\left(1 + A_0\right)R_1 + R_2}\right]}$$
$$\frac{A_{0f}}{1 + s \tau_f}$$
(2)

avendo posto:

$$A_{0f} = -\frac{A_0 R_2}{\left[\left(1 + A_0\right)R_1 + R_2\right]}$$

$$\approx -\frac{R_2}{R_1} \qquad (\text{se } (1 + A_0)R_1 >> R_2)$$

 $\tau_{f} = \frac{\tau (R_{1} + R_{2})}{\left[(1 + A_{0})R_{1} + R_{2} \right]}$

e

La relazione (2) può essere verificata tracciando i diagrammi dell'amplificazione Bode di $\frac{V_o}{V_s}$.

2.3.2. L'amplificatore non invertente (S, D, X)

Lo schema elettrico dell'amplificatore operazionale nella configurazione non invertente è il seguente:



fig.46 Schema elettrico dell'amplificatore non invertente.

Per il circuito in fig.46 l'amplficazione è data da

$$\frac{V_o}{V_s} = -\frac{A_0 \left(R_1 + R_2\right)}{\left[\left(1 + A_0\right)R_1 + R_2\right] \left[1 + \frac{s \tau (R_1 + R_2)}{(1 + A_0)R_1 + R_2}\right]}$$
$$= \frac{A_{0f}}{1 + s \tau_f}$$
(3)

in cui:

in cui:

$$A_{0f} = -\frac{A_0 (R_2 + R_1)}{[(1 + A_0)R_1 + R_2]}$$

$$\approx 1 + \frac{R_2}{R_1} \qquad (\text{se } (1 + A_0)R_1 >> R_2)$$

$$e \qquad \tau_f = \frac{\tau (R_1 + R_2)}{[(1 + A_0)R_1 + R_2]}$$

La relazione (3) può essere verificata tracciandone i diagrammi di Bode.

2.3.3. Misura della tensione di offset (X, X, D)

Per misurare l'offset di tensione tra gli ingressi dell'amplificatore operazionale occorre utilizzare il circuito in fig.47, per il quale non e' previsto alcun generatore di segnale.



fig.47 Schema elettrico del circuito per la misura della tensione di offset.

La tensione di uscita del circuito in fig.47 è dato dalla relazione

$$V_0 = R_2 (I^- - I^+) + e_0 (1 + \frac{R_2}{R_1})$$
(4)

valida per $A_0 >> 1$. Come si vede la tensione di uscita dipende sia dall'offset di tensione che dall'offset di corrente. Dalle caratteristiche dell'amplificatore operazionale impiegato si vede che il contributo alla tensione di uscita dell'offset di corrente è di $0.2 \div 2$ mV, mentre il contributo dell'offset di tensione e' di $100 \div 500$ mV. Trascurando quindi l'effetto dell'offset di corrente si ottiene la tensione di offset di ingresso come

$$\mathbf{e_0} \approx \frac{V_o}{\left(1 + \frac{R_2}{R_1}\right)}$$

dove V_0 e' la tensione di uscita del circuito di fig.47. In generale, per misurare l'offset di tensione occorre minimizzare il contributo dell'offset di corrente, bisogna cioè fare in modo che sia soddisfatta la relazione

$$R_2(I^- - I^+) \ll e_0 (1 + \frac{R_2}{R_1})$$

In pratica occorre tenere R₂ piccola.

2.3.4. Misura della corrente di offset (X, X, S)

Per misurare l'offset di corrente si utilizza un circuito ottenuto da quello di fig.47 ponendo $R_1 = \infty$ (v. fig.48)



fig.48 Schema elettrico del circuito per la misura dell'offset di correnete.

La tensione di uscita del circuito di fig.48 è data da

$$V_0 = R(I^- - I^+) + e_0$$
(5)

Come si vede c'è anche un contributo dovuto all'offset di tensione; per misurare l'offset di corrente occorre fare in modo che tale contributo sia trascurabile rispetto a cio' che si vuole misurare, ovvero occorre soddisfare la relazione

 $R(I^{-} - I^{+}) >> e_{0}$

Dalle caratteristiche dell'amplificatore operazionale si vede che, con R = 10 M Ω , il contributo dell'offset di corrente è di 0.2 ÷ 2 V, mentre il contributo dell'offset di tensione è di 1 ÷ 5 mV, del tutto trascurabile. In realta' potremmo ricavare (I⁻ - I⁺) direttamente dalla (5) senza trascurare la tensione di offset di ingresso avendola gia' misurata col circuito precedente.

2.3.5. Il circuito integratore di Miller (D, S, X)

Lo schema elettrico di questo tipo di integratore è quello riportato in fig.49.



fig.49 Schema elettrico dell'integratore di Miller.

Cominciamo a supporre che sia $R'=\infty$; in tal caso il legame tra V_s e $V_s\,$ è dato dalla relazione

$$\frac{V_o}{V_s} = -\frac{1}{s\tau}$$

nel caso ideale, e

$$\frac{V_o}{V_s} = \frac{-A_0}{1+s[(1+A_0)RC+\tau]+s^2 RC\tau} = \frac{-A_0}{\left(1-\frac{s}{s_1}\right)\left(1-\frac{s}{s_2}\right)}$$
(6)

nel caso in cui l'amplificazione dell'amplificatore operazionale sia di tipo passa-basso a singola costante di tempo, ovvero:

$$A = \frac{V_o}{\left(V_i^+ - V_i^-\right)} = \frac{A_0}{1 + s\,\tau}; \quad A_0 >> 1 \tag{7}$$

Nell'eq. (6), s_1 ed s_2 sono gli zeri del polinomio al denominatore e, nell'ipotesi $(1 + A_0) R C >> \tau$, valgono rispettivamente

$$\mathbf{s}_{1,2} \approx \begin{cases} \frac{-1}{A_0 RC} \\ \frac{-A_0}{\tau} \end{cases}$$
(8)

Nel caso dell'amplificatore operazionale µA741 si ha

$$A_0 \approx 2 \text{ x } 10^5$$

$$\tau \approx 30 \text{ ms}$$

ed avendo scelto R = 1 K Ω e C = 15 nF si ha (1 + A₀) RC = 3 s >> τ . Il diagramma di Bode di $\left| \frac{V_o}{V_s} \right|$ avrà pertanto l'andamento riportato in fig.50.



fig.50 Diagramma di Bode del modulo della risposta in frequenza dell'integratore di Miller con $R' = \infty$.

Come si vede, il circuito si comporta come un buon integratore per valori di ω tali che

 $|s_1| \ll \omega \ll |s_2|$

L'integratore risulta limitato dalla non idealita' dell'amplificatore operazionale, e precisamente dall'amplificazione finita A_0 alle basse frequenze e dalla banda passante finita alle alte frequenze. In realta' la resistenza R', che deve essere presente per limitare il guadagno in continua ed evitare cosi' la saturazione dell'uscita a causa della tensione di offset d'ingresso e delle correnti di polarizzazione d'ingresso, non e' infinita ma vale 100 k Ω ; l'introduzione di questa ulteriore resistenza pone delle limitazioni alle prestazioni dell'integratore in bassa frequenza. Risolvendo il circuito in questo caso, usando per l'amplificazione dell'amplificatore operazionale l'eq.(7), si ottiene la seguente funzione di trasferimento:

$$\frac{V_o}{V_s} = \frac{-A_0 R'}{R' + (1 + A_0)R} \frac{1}{1 + \frac{s \{\tau R' + [(1 + A_0)\tau' + \tau]R\}}{R' + (1 + A_0)R} + \frac{s^2 R \tau \tau'}{R' + (1 + A_0)R}} \approx -\frac{R'}{R} \frac{1}{1 + \frac{s \{\tau R' + [(1 + A_0)\tau' + \tau]R\}}{R' + (1 + A_0)R} + \frac{s^2 R \tau \tau'}{R' + (1 + A_0)R}}$$
(9)

con $\tau' = R' C$. Possiamo ora valutare l'andamento della eq.(9), che ha ancora due poli, in bassa frequenza e in alta frequenza. In bassa frequenza si puo' trascurare il termine in s² al denominatore; se poi, come di solito avviene, valgono le disuguaglianze

$$\tau (R+R') << (1+A_0) \tau' R; \qquad R' << (1+A_0) R \quad (10)$$

l'eq.(9) si riduce a:
$$\frac{V_o}{V_s} = -\frac{R'}{R} \frac{1}{1+s\tau'}$$
 (11)

da cui si ottiene il primo polo

$$\mathbf{s}_1' = -\frac{1}{\tau'} \tag{12a}$$

In alta frequenza l'amplificazione dell'amplificatore operazionale puo' essere approssimata da un integratore puro

$$\mathbf{A} \approx \frac{A_0}{s \,\tau}$$

e al denominatore della (9) l'unita' e' trascurabile rispetto ai termini in s e s² L'eq.(9) si riduce in questo caso a

$$\frac{V_o}{V_s} \approx -\frac{R'}{R} \frac{1}{s \tau' \left(1 + s \frac{\tau}{A_0}\right)}$$
(13)

in cui il termine s τ ' al denominatore e' la "coda" del polo a bassa frequenza, ed il secondo polo e'

$$s_2' = -\frac{A_0}{\tau} \tag{12b}$$

Come si vede il secondo polo coincide con quello che si avrebbe in assenza di R', mentre il primo polo e' determinato dalla costante di tempo τ ' del parallelo R' C; anche il guadagno in continua risulta modificato: esso vale infatti $-\frac{R'}{R}$ ed e' in modulo molto minore del precedente (A₀). Il diagramma di Bode del modulo della risposta in frequenza corrispondente alla (9) e' riportato nella fig.51; il circuito si comporta da buon integratore per

 $|s_1'| \ll \omega \ll |s_2'|$



fig.51 Diagramma di Bode del modulo della risposta in frequenza dell'integratore di Miller nel caso $R' = 100 \text{ k}\Omega$.

La massima amplificazione (amplificazione in continua) e' ora limitata dal guadagno dell'amplificatore invertente costituito da R ed R', ed e' pari a 40 dB.

2.4. Esercitazione n. 4: IL FET A GIUNZIONE

Sulla basetta da utilizzare per questa esercitazione sono presenti tre interruttori che permettono di selezionare i diversi circuiti previsti (v. fig.52).



fig.52 Disposizione circuitale degli interruttori di selezione dei vari circuiti (vista dal lato componenti e da sinistra).

Accanto al nome sottolineato del circuito appare una terna di lettere (S=sinistra, D=destra, X=indifferente, A=aperto, C=chiuso) che indicano la posizione dei tre interruttori osservati come in fig.52 dal lato componenti. Il connettore BNC presente sulla basetta serve per collegare il segnale di ingresso proveniente dal generatore di funzioni; normalmente tale segnale deve essere dell'ordine delle decine di mV per evitare distorsioni e la saturazione dell'uscita dell'amplificatore. Le due boccole accanto al connettore BNC servono per il collegamento della tensione di alimentazione, che deve essere di circa 30 V (nero=massa, rosso=+30V).

N.B. La tensione di alimentazione non deve superare i 30 V!

Per non danneggiare il circuito e/o la strumentazione la procedura di accensione deve essere la seguente:

- a) con il circuito scollegato e l'alimentatore spento si pone quest'ultimo nella configurazione in cui le due sezioni sono collegate in serie, si accende l'alimentatore e si regola la tensione di uscita della sezione MAIN su +15V;
- b) si accende il generatore di funzioni e lo si imposta su una tensione di uscita di alcune decine di mV con forma d'onda sinusoidale;
- c) dopo aver spento l'alimentatore si collegano i fili di alimentazione del circuito all'alimentatore stesso, rispettando le polarita';
- d) dopo aver spento il generatore di funzioni si collega l'uscita di questo, attraverso un T BNC, al connettore BNC presente sulla basetta;
- f) si accendono nell'ordine l'oscilloscopio, l'alimentatore, il generatore di funzioni.
- g) tramite il T BNC si collega il segnale d'ingresso al CH1 dell'oscilloscopio;
- h) si collega la sonda al CH2 dell'oscilloscopio per osservare il segnale di uscita.

2.4.1. Il circuito di polarizzazione (S, S, A)

Per determinare il punto di lavoro del JFET occorre spegnere il generatore di funzioni, in quanto le misure vanno effettuate sulle componenti continue. Nella fig.53 è riportato il circuito di polarizzazione automatica del JFET.



fig.53 Schema elettrico del circuito di polarizzazione automatica del JFET.

L'equazione della retta di carico è

$$V_{DS} = V_{DD} - (R_D + R_{S1} + R_{S2}) I_D$$
(14)

Il valore della corrente di drain I_D si ottiene intersecando la retta di polarizzazione

$$V_{GS} = \frac{V_{DD} R_2}{(R_1 + R_2)} - (R_{S1} + R_{S2}) I_D$$
(15)

con la transcaratteristica del JFET. Consultando le caratteristiche fornite dal costruttore relative al JFET si vede che non vi e' una sola transcaratteristica; si tratta allora di determinare quella che piu' si avvicina al comportamento dello specifico componente. A tal

fine occorre determinare I_D e V_{GS} , che sono deducibili da misure di V_{DD} , V_S , V_D , e V_G , supponendo noti i valori delle resistenze. Particolare cura deve essere posta nella misura di V_G a causa della elevata impedenza (R_1 || R_2 $\approx 0.6~M\Omega$) presente tra il nodo G e massa, impedenza che e' confrontabile con quella della sonda (10 M\Omega); il valore di tensione misurato va quindi corretto per tener conto del carico costituito dalla sonda. Una volta dedotti dalle misure i valori di I_D e V_{GS} , che chiamiamo I_D1 e V_{GS1} , li si riportano nel piano della transcaratteristica (v. Allegato p.4-10) e si stimano i valori ottimali di I_{DSS} e V_P .

La stima dei parametri caratteristici del JFET nell'approssimazione parabolica, VP e IDSS, puo' essere migliorata determinando un altro punto di lavoro attraverso una modifica del circuito di polarizzazione. Cio' si ottiene chiudendo l'interruttore S3 (posizione C) che cortocircuita il resistore R_{S1} . In queste condizioni le equazioni della retta di carico e della retta di polarizzazione diventano rispettivamente:

$$V_{DS} = V_{DD} - (R_D + R_{S2}) I_D$$
(14.1)

e

$$V_{GS} = \frac{V_{DD} R_2}{(R_1 + R_2)} - R_{S2} I_D$$
(15.1)

Dopo aver verificato che i due punti di lavoro si trovano entrambi in saturazione (attraverso una misura della V_{GD}), inserendo le loro coordinate, (ID1,VGS1) e (ID2,VGS2), nell'equazione della caratteristica valida in saturazione si ottengono i valori dei parametri VP e IDSS. In alternativa si puo' procedere graficamente, riportando i punti di lavoro individuati nel piano della transcaratteristica e cercando di interpolarli con una curva che somigli a quelle riportate.

2.4.2. L'amplificatore senza elettrodi a massa (D, S, A)

Collegando il generatore di segnale v_s tra il gate e massa e prelevando la tensione di uscita v_0 tra il drain e massa, come è illustrato nella fig.54,



fig.54 Schema elettrico dell'amplificatore senza elettrodi a massa.

si ottiene lo stadio di amplificazione senza elettrodi a massa; il circuito equivalente valido per il segnale al centro banda è riportato nella fig.55.



fig.55 Circuito equivalente dell'amplificatore senza elettrodi a massa.

L'amplificazione è data dall'espressione

$$\frac{v_o}{v_s} = -\frac{g_m R_D}{\left(1 + g_m R_{S1}\right)}$$

$$\approx -\frac{R_D}{R_{S1}} \qquad (se g_m R_{S1} >> 1)$$
(16)

Quest'ultima approssimazione non vale a causa del basso valore di $\ g_m \, R_{S1}$.

Il valore di g_m da introdurre nell'eq(16) puo' essere determinato dal punto di lavoro.

Alternativamente si puo' misurare il guadagno $\frac{v_o}{v_s}$ e da questo determinare il valore di transconduttanza, che sara' diverso da quello stimato dal punto di lavoro a causa di inevitabili errori di misura e della scelta alquanto arbitraria dei valori di I_{DSS} e V_P. Ponendo gli interruttori nella posizione (S, S) si sconnette il condensatore di by-pass dal resistore R_{S2} e l'eq.(16) vale ancora pur di sostituire R_{S1} con (R_{S1} + R_{S2}); questa volta la disuguaglianza g_m (R_{S1} + R_{S2}) >> 1 e' verificata e quindi l'amplificazione dipende in pratica solo da R_D e (R_{S1} + R_{S2}):

$$\frac{v_o}{v_s} \approx -\frac{R_D}{R_{S1} + R_{S2}}.$$

2.4.3. L'amplificatore a source comune (D, S, C)

In questo caso il condensatore di by-pass C_2 nel circuito di fig.54 risulta collegato tra il source e massa, e si ottiene lo stadio di amplificazione a source comune; il circuito equivalente per il segnale al centro banda è quello riportato in fig.56



fig.56 Circuito equivalente dell'amplificatore con sorgente comune.

In realta' C_2 , per come e' stato realizzato il circuito, cortocircuita per il solo segnale la sola R_{S2} : R_{S1} viene cortocircuitata anche in continua dall'interruttore S3. Questa operazione modifica anche il punto di lavoro del dispositivo, che in continua e' percorso da una corrente di drain pari a ID2.

L'amplificazione del circuito è data da:

$$\frac{v_o}{v_s} = -g_m R_D \tag{17}$$

dove il valore di g_m sarà lievemente maggiore di quello ottenuto nel caso precedente a causa della variazione del punto di lavoro (I_D è aumentata).

2.4.4. L'inseguitore di source (S, D, A)

Nella fig.57 è riportato lo schema dello stadio di amplificazione a drain comune, detto anche inseguitore di source:



fig.57 Schema elettrico dell'inseguitore di sorgente.

Il circuito equivalente per il segnale al centro banda è quello riportato nella fig.58.


fig.58 Circuito equivalente dell'inseguitore di sorgente.

L'amplificazione è data da:

$$\frac{v_o}{v_s} = \frac{g_m (R_{s1} + R_{s2})}{1 + g_m (R_{s1} + R_{s2})}$$

$$\approx 1 \qquad (\text{ se } g_m (R_{s1} + R_{s2}) >> 1) \qquad (18)$$

Nel caso in esame la disuguaglianza $g_m (R_{S1} + R_{S2}) >> 1$ è verificata (come si vede sostituendo i valori numerici) ed il guadagno è quindi circa unitario. Portando gli interruttori nella posizione (D, D) si ha un circuito ancora del tipo inseguitore di source, ma con il carico costituito dalla sola R_{S1} ; l'amplificazione e' ora data dall'eq.(18) con $R_{S2} = 0$, ovvero:

$$\frac{v_o}{v_s} = \frac{g_m R_{S1}}{1 + g_m R_{S1}}$$
(19)

La disuguaglianza $g_m R_{S1} \gg 1$ non è verificata, anzi si ha addirittura la relazione $g_m R_S \approx 1!$ Cio' significa che la resistenza di uscita $(\frac{1}{g_m})$ e' circa uguale al carico (R_{S1}). Dall'eq.(19) si ottiene allora $\frac{v_o}{v_s} \approx 0.5$, come si può verificare con una misura diretta del

guadagno.

2.5. Esercitazione n. 5: INVERTITORI MOSFET

La disposizione dei componenti sulla basetta è riportata nella fig.59. Oltre ai dispositivi attivi sono presenti anche condensatori di filtraggio sulla linea di alimentazione, per minimizzare l'influenza di ciascun circuito sugli altri, e condensatori di carico sull'uscita di ciascun circuito invertitore; i condensatori di carico possono essere collegati o scollegati tramite opportuni ponticelli.

I circuiti sono alimentati tra $V_{DD} = +3V$ e massa, ed i loro ingressi sono collegati all'unico connettore BNC, indicato con "IN" in fig.59.

I livelli logici V_{OL} e V_{OH} sono diversi per le diverse tecnologie: in prima approssimazione si può assumere $V_{OL} = 0V$ e $V_{OH} = V_{DD} = 3V$.



fig.59 Disposizione dei componenti sulla basetta

2.5.1 Circuito invertitore NMOS con carico ad arricchimento



La posizione del circuito sulla basetta è indicata nella fig.60:

fig.60 Posizione sulla basetta dell'invertitore NMOS con carico ad arricchimento

ed il suo schema circuitale nella fig.61(a).



fig.61 Invertitore logico NMOS con carico ad arricchimento (da [6])

Esso è costituito dal MOSFET pilota Q1 (BS108) e dal MOSFET di carico Q2 (BSS125), entrambi del tipo ad arricchimento.

Nella fig.61(b) è indicata la determinazione grafica del generico punto di lavoro del transistorte Q_1 al variare di V_i , mentre la caratteristica di trasferimento del circuito è riportata in fig.61(c). Tale caratteristica può essere osservata sull'oscilloscopio applicando all'ingresso (connettore BNC sulla basetta) una forma d'onda triangolare in bassa frequenza (circa 100 Hz) compresa tra 0 e V_{DD} , e osservando la figura che appare sullo schermo avendo applicato il segnale d'ingresso (V_i) a CH1 e il segnale d'uscita (V_o), prelevato mediante la sonda al morsetto TP1 sulla basetta, a CH2. Dalla caratteristica di trasferimento è possibile ricavare le tensioni di soglia dei due MOSFET ed il rapporto dei loro coefficienti K; si noti l'assenza di effetti di substrato (i transistori sono discreti, quindi il substrato di ciascuno di essi è collegato al morsetto di sorgente appropriato): in particolare il primo tratto della caratteristica di trasferimento (zona I in fig.61(c)) è costante.

La tensione di uscita presenterà un valore di V_{OL} prossimo a zero ed un valore di V_{OH} tipico di questa tecnologia, inferiore a V_{DD} e precisamente pari a V_{DD} - V_{t2} .

Per osservare il funzionamento del circuito come invertitore logico occorre applicare all'ingresso un segnale a onda quadra del tipo rappresentato in fig.62(a):



fig.62 Ingresso e uscita dell'invertitore logico NMOS con carico ad arricchimento.

il segnale di uscita corrispondente presentarà l'andamento mostrato nella fig.62(b). Applicando un segnale d'ingresso del tipo in fig.62(a) con frequenza dell'ordine del Mhz, è possibile osservare i tempi di propagazione t_{PHL} e t_{PLH} ; un apposito cortocircuito rimovibile, posto in vicinanza di TP1, permette di collegare/scollegare in uscita un carico capacitivo (circa 2.2nF) evidenziando il fenomeno.

2.5.2 Circuito invertitore NMOS con carico a svuotamento



La posizione del circuito sulla basetta è indicata nella fig.63:

fig.63 Posizione sulla basetta dell'invertitore NMOS con carico ad arricchimento ed il suo schema circuitale nella fig.64(a).



fig.64 Invertitore logico NMOS con carico a svuotamento (da [6])

Esso è costituito dal MOSFET pilota Q1 (BS108) ad arricchimento e dal MOSFET di carico Q2 (BF981) a svuotamento. Anche per questo tipo di invertitore non si osserva alcun effetto dovuto al substrato in quanto la realizzazione a componenti discreti permette di collegare ciascun substrato alla sorgente corrispondente; il segnale di uscita è disponibile al morsetto TP2.

Nella fig.64(b) è indicata la determinazione grafica del generico punto di lavoro del transistorte Q_1 al variare di V_i, mentre la caratteristica di trasferimento del circuito è riportata in fig.64(c). Tale caratteristica può essere osservata sull'oscilloscopio analogamente a quanto già descritto al precedente punto 2.5.1. Similmente si può osservare il comportamento del circuito in transitorio, con e senza il carico capacitivo.

2.5.3 Circuito invertitore CMOS

La posizione del circuito sulla basetta è indicata nella fig.65:



fig.65 Posizione sulla basetta dell'invertitore CMOS

ed il suo schema circuitale nella fig.66(b); nella parte (a) è evidenziato il collegamento dei substrati, che li rende ininfluenti sul comportamento del circuito. L'invertirore CMOS è l'unico che non risente degli effetti di substrato anche nelle realizzazione integrata [6]



fig.66 Invertitore logico CMOS (da [6])

I transistori $Q_N e Q_P$ sono entrambi contenuti all'interno di un circuito integrato (4007) e complementari; il segnale di uscita è disponibile al morsetto TP3. Nella fig.67 è riportata la caratteristica di trasferimento dell'invertitore CMOS;



fig.67 Caratteristica di trasferimento dell'invertitore CMOS (da [6])

tale caratteristica può essere osservata come già descritto al precedente punto 2.5.1. Similmente si può osservare il comportamento del circuito in transitorio, con e senza il carico capacitivo.

3. Bibliografia

[1] Tektronix 2245A Portable Oscilloscope Operators Manual; 1989-1991.

[2] Tektronix P6109B 10X Passive Probe Instruction Manual; 1992.

[3] Tektronix CFG280 11 MHz Function Generator Instruction Manual; 1992.

[4] Tektronix The PS280&PS283 Laboratory DC Power Supply Operator Manual; 1991.

[5] Millmann, Grabel: "Microelettronica", McGraw-Hill, 1994.

[6] Sedra/Smith, "Microelectronic Circuits" - fourth edition, Oxford University Press, Oxford, 1997.

4. Appendice A

Caratteristiche elettriche di alcuni componenti elettronici e circuiti integrati

1N/FDLL 914/A/B / 916/A/B / 4148 / 4448





LL-34 THE PLACEMENT OF THE EXPANSION GAP HAS NO RELATIONSHIP TO THE LOCATION OF THE CATHODE TERMINAL

	COLO	OR BAND MA	RKING
	DEVICE	1ST BAND	2ND BAND
	FDLL914	BLACK	BROWN
	FDLL914A	BLACK	GRAY
	FDLL914B	BROWN	BLACK
	FDLL916	BLACK	RED
	FDLL916A	BLACK	WHITE
	FDLL916B	BROWN	BROWN
	FDLL4148	BLACK	BROWN
	FDLL4448	BROWN	BLACK
L			

Small Signal Diode

Absolute Maximum Ratings* $T_A = 25^{\circ}C$ unless otherwise noted

Symbol	Parameter	Value	Units
V _{RRM}	Maximum Repetitive Reverse Voltage	100	V
I _{F(AV)}	Average Rectified Forward Current	200	mA
I _{FSM}	Non-repetitive Peak Forward Surge Current Pulse Width = 1.0 second Pulse Width = 1.0 microsecond	1.0 4.0	A A
T _{stg}	Storage Temperature Range	-65 to +200	°C
TJ	Operating Junction Temperature	175	°C

*These ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

NOTES: 1) These ratings are based on a maximum junction temperature of 200 degrees C. 2) These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

Thermal Characteristics

Symbol	Characteristic	Мах	Units
		1N/FDLL 914/A/B / 4148 / 4448	
PD	Power Dissipation	500	mW
$R_{ ext{ ext{ ext{ ext{ ext{ ext{ ext{ ext$	Thermal Resistance, Junction to Ambient	300	°C/W

©2002 Fairchild Semiconductor Corporation

1N/FDLL 914/A/B / 916/A/B / 4148 / 4448, Rev. B



1N/FDLL 914/A/B / 916/A/B / 4148 / 4448



1N/FDLL 914/A/B / 916/A/B / 4148 / 4448

μΑ741, μΑ741Υ GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000

- Short-Circuit Protection
- Offset-Voltage Null Capability
- Large Common-Mode and Differential Voltage Ranges
- No Frequency Compensation Required
- Low Power Consumption
- No Latch-Up
- Designed to Be Interchangeable With Fairchild μA741

description

The μ A741 is a general-purpose operational amplifier featuring offset-voltage null capability.

The high common-mode input voltage range and the absence of latch-up make the amplifier ideal for voltage-follower applications. The device is short-circuit protected and the internal frequency compensation ensures stability without external components. A low value potentiometer may be connected between the offset null inputs to null out the offset voltage as shown in Figure 2.

The μ A741C is characterized for operation from 0°C to 70°C. The μ A741I is characterized for operation from -40°C to 85°C.The μ A741M is characterized for operation over the full military temperature range of -55°C to 125°C.

symbol





NC - No internal connection

Copyright © 2000, Texas Instruments Incorporated

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.



μ A741, μ A741Y GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000

AVAILABLE OPTIONS								
			PACK	AGED DEVIC	ES			СШР
TA	SMALL OUTLINE (D)	CHIP CARRIER (FK)	CERAMIC DIP (J)	CERAMIC DIP (JG)	PLASTIC DIP (P)	TSSOP (PW)	FLAT PACK (U)	FORM (Y)
0°C to 70°C	μA741CD				μA741CP	μA741CPW		μ A 741Υ
-40° C to 85° C	μA741ID				μA741IP			
-55°C to 125°C		μA741MFK	μA741MJ	μA741MJG			μA741MU	

The D package is available taped and reeled. Add the suffix R (e.g., μ A741CDR).

schematic





$\mu \text{A741}, \mu \text{A741} \\ \textbf{GENERAL-PURPOSE OPERATIONAL AMPLIFIERS}$

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000

μ A741Y chip information

This chip, when properly assembled, displays characteristics similar to the μ A741C. Thermal compression or ultrasonic bonding may be used on the doped-aluminum bonding pads. Chips may be mounted with conductive epoxy or a gold-silicon preform.





μ A741, μ A741Y GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)[†]

			μ Α741Ι	μ Α741Μ	UNIT
Supply voltage, V _{CC+} (see Note 1)		18	22	22	V
Supply voltage, V _{CC-} (see Note 1)		-18	-22	-22	V
Differential input voltage, VID (see Note 2)		±15	±30	±30	V
Input voltage, VI any input (see Notes 1 and 3)		±15	±15	±15	V
Voltage between offset null (either OFFSET N1 or OFFSET N2) a	nd V _{CC-}	±15	±0.5	±0.5	V
Duration of output short circuit (see Note 4)		unlimited	unlimited	unlimited	
Continuous total power dissipation		Se	e Dissipation	Rating Table	
Operating free-air temperature range, TA		0 to 70	-40 to 85	-55 to 125	°C
Storage temperature range		-65 to 150	-65 to 150	-65 to 150	°C
Case temperature for 60 seconds FK package				260	°C
Lead temperature 1,6 mm (1/16 inch) from case for 60 seconds	J, JG, or U package			300	°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds	D, P, or PW package	260	260		°C

[†] Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. All voltage values, unless otherwise noted, are with respect to the midpoint between V_{CC+} and V_{CC-}.

- 2. Differential voltages are at IN+ with respect to IN-.
- 3. The magnitude of the input voltage must never exceed the magnitude of the supply voltage or 15 V, whichever is less.

 The output may be shorted to ground or either power supply. For the μA741M only, the unlimited duration of the short circuit applies at (or below) 125°C case temperature or 75°C free-air temperature.

DISSIPATION RATING TABLE

PACKAGE	T _A ≤ 25°C POWER RATING	DERATING FACTOR	DERATE ABOVE T _A	T _A = 70°C POWER RATING	T _A = 85°C POWER RATING	T _A = 125°C POWER RATING
D	500 mW	5.8 mW/°C	64°C	464 mW	377 mW	N/A
FK	500 mW	11.0 mW/°C	105°C	500 mW	500 mW	275 mW
J	500 mW	11.0 mW/°C	105°C	500 mW	500 mW	275 mW
JG	500 mW	8.4 mW/°C	90°C	500 mW	500 mW	210 mW
Р	500 mW	N/A	N/A	500 mW	500 mW	N/A
PW	525 mW	4.2 mW/°C	25°C	336 mW	N/A	N/A
U	500 mW	5.4 mW/°C	57°C	432 mW	351 mW	135 mW



$\mu \text{A741}, \mu \text{A741} Y$ GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000

electrical characteristics at specified free-air temperature, V _{CC\pm} = ±15 V (unless otherwise note						noted)				
	DADAMETED	TEST	- +	Ļ	A741C		μ Α74	1Ι, μΑ7	41M	LINUT
	PARAMETER	CONDITIONS	'A'	MIN	TYP	MAX	MIN	TYP	MAX	UNIT
Vio	Input offset voltage	$V_{O} = 0$	25°C		1	6		1	5	mV
¥10	mput onset voltage	10-0	Full range			7.5			6	v
$\Delta V_{IO(adj)}$	Offset voltage adjust range	V _O = 0	25°C		±15			±15		mV
lio	Input offset current	$V_{0} = 0$	25°C		20	200		20	200	nA
U	input onset current	V) = 0	Full range			300			500	
lin	Input bias current	$V_{0} = 0$	25°C		80	500		80	500	nA
IB	input bias current	V) = 0	Full range			800			1500	
Vion	Common-mode input		25°C	±12	±13		±12	±13		V
VICR	voltage range		Full range	±12			±12			v
	Maximum peak output voltage swing	$R_L = 10 \text{ k}\Omega$	25°C	±12	±14		±12	±14		v
Ver		$R_L \ge 10 \ k\Omega$	Full range	±12			±12			
VОМ		$R_L = 2 k\Omega$	25°C	±10	±13		±10	±13		
		$R_L \ge 2 k\Omega$	Full range	±10			±10			
A. (5)	Large-signal differential	$R_L \ge 2 k\Omega$	25°C	20	200		50	200		\//m\/
AVD	voltage amplification	V _O = ±10 V	Full range	15			25			V/IIIV
r _i	Input resistance		25°C	0.3	2		0.3	2		MΩ
r _o	Output resistance	V _O = 0, See Note 5	25°C		75			75		Ω
Ci	Input capacitance		25°C		1.4			1.4		pF
CMDD	Common-mode rejection		25°C	70	90		70	90		dD
CMINN	ratio	VIC = VICRIIIII	Full range	70			70			uв
kovo	Supply voltage sensitivity		25°C		30	150		30	150	
∿SVS	$(\Delta V_{IO} / \Delta V_{CC})$	$ACC = \pm 3 \land 10 \pm 12 \land$	Full range			150			150	μν/ν
IOS	Short-circuit output current		25°C		±25	±40		±25	±40	mA
	Supply ourrent	Vo - 0 No load	25°C		1.7	2.8		1.7	2.8	m۸
ICC	Supply current	$V_{O} = 0$, No load	Full range			3.3			3.3	IIIA
Pp	Total power dissipation	Vo = 0 No load	25°C		50	85		50	85	m\//
טי	rotal power dissipation	$v_{O} = 0$, ino load	Full range			100			100	TIVV

[†] All characteristics are measured under open-loop conditions with zero common-mode input voltage unless otherwise specified. Full range for the μ A741C is 0°C to 70°C, the μ A741I is –40°C to 85°C, and the μ A741M is –55°C to 125°C. NOTE 5: This typical value applies only at frequencies above a few hundred hertz because of the effects of drift and thermal feedback.

operating characteristics, $V_{CC\pm}$ = ± 15 V, T_{A} = $25^{\circ}C$

	DADAMETED	TEST CONDITIONS		μ Α741C			μ Α741Ι, μ Α741Μ			UNIT
	PARAMETER			MIN	TYP	MAX	MIN	TYP	MAX	
t _r	Rise time	V _I = 20 mV,	RL = 2 kΩ,		0.3			0.3		μs
	Overshoot factor	C _L = 100 pF,	See Figure 1		5%			5%		
SR	Slew rate at unity gain	V _I = 10 V, C _L = 100 pF,	$R_L = 2 k\Omega$, See Figure 1		0.5			0.5		V/µs



μ**Α741, μΑ741Υ** GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000

electrical characteristics at specified free-air temperature, $V_{CC\pm}$ = ± 15 V, T_A = 25°C (unless otherwise noted)

	DADAMETED	TEST CONDITIONS	Ļ	ι Α741Υ		LINIT
	FARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{IO}	Input offset voltage	V _O = 0		1	6	mV
∆V _{IO(adj)}	Offset voltage adjust range	V _O = 0		±15		mV
lio	Input offset current	$V_{O} = 0$		20	200	nA
I _{IB}	Input bias current	$V_{O} = 0$		80	500	nA
VICR	Common-mode input voltage range		±12	±13		V
Vari	Maximum paak output valtaga awing	$R_L = 10 \text{ k}\Omega$	±12	±14		V
VOM	Maximum peak ouput voitage swing	$R_L = 2 k\Omega$	±10	±13		v
AVD	Large-signal differential voltage amplification	$R_L \ge 2 k\Omega$	20	200		V/mV
r _i	Input resistance		0.3	2		MΩ
r _o	Output resistance	V _O = 0, See Note 5		75		Ω
Ci	Input capacitance			1.4		pF
CMRR	Common-mode rejection ratio	$V_{IC} = V_{ICR}min$	70	90		dB
k SVS	Supply voltage sensitivity ($\Delta V_{IO} / \Delta V_{CC}$)	$V_{CC} = \pm 9 V \text{ to } \pm 15 V$		30	150	μV/V
los	Short-circuit output current			±25	±40	mA
ICC	Supply current	V _O = 0, No load		1.7	2.8	mA
PD	Total power dissipation	V _O = 0, No load		50	85	mW

[†] All characteristics are measured under open-loop conditions with zero common-mode voltage unless otherwise specified.

NOTE 5: This typical value applies only at frequencies above a few hundred hertz because of the effects of drift and thermal feedback.

operating characteristics, V_{CC} \pm = ± 15 V, T_A = 25°C

		TEST CONDITIONS	μ Α741Υ			
	FANAMEIEN	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _r	Rise time	$V_{I} = 20 \text{ mV}, R_{L} = 2 \text{ k}\Omega,$		0.3		μs
	Overshoot factor	C _L = 100 pF, See Figure 1		5%		
SR	Slew rate at unity gain			0.5		V/µs



$\mu \text{A741}, \mu \text{A741} \\ \textbf{GENERAL-PURPOSE OPERATIONAL AMPLIFIERS}$

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000



Figure 1. Rise Time, Overshoot, and Slew Rate

APPLICATION INFORMATION



Figure 2 shows a diagram for an input offset voltage null circuit.





μ A741, μ A741Y GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000



TYPICAL CHARACTERISTICS[†]

[†] Data at high and low temperatures are applicable only within the rated operating free-air temperature ranges of the various devices.



$\mu \text{A741}, \mu \text{A741Y}$ GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000



TYPICAL CHARACTERISTICS

OPEN-LOOP LARGE-SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION



81 **TEXAS** POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

μ A741, μ A741Y GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

SLOS094B - NOVEMBER 1970 - REVISED SEPTEMBER 2000



TYPICAL CHARACTERISTICS

VOLTAGE-FOLLOWER LARGE-SIGNAL PULSE RESPONSE







Vishay Siliconix

N-Channel JFETs

PRODUCT SUMMARY					
Part Number	V _{GS(off)} (V)	V _{(BR)GSS} Min (V)	g _{fs} Min (mS)	I _{DSS} Min (mA)	
2N4416	-≤6	-30	4.5	5	
2N4416A	-2.5 to -6	-35	4.5	5	
SST4416	-≤6	-30	4.5	5	

FEATURES

- Excellent High-Frequency Gain: 2N4416/A, Gps 13 dB (typ) @ 400 MHz
- Very Low Noise: 3 dB (typ) @ 400 MHz
- Very Low Distortion
- High AC/DC Switch Off-Isolation

BENEFITS

- Wideband High Gain
- Very High System Sensitivity
- High Quality of Amplification
- High-Speed Switching Capability
- High Low-Level Signal Amplification

APPLICATIONS

- High-Frequency Amplifier/Mixer
- Oscillator
- Sample-and-Hold
- Very Low Capacitance Switches

DESCRIPTION

The 2N4416/2N4416A/SST4416 n-channel JFETs are designed to provide high-performance amplification at high frequencies.

The TO-206AF (TO-72) hermetically-sealed package is available with full military processing (see Military Information.) The TO-236 (SOT-23) package provides a low-cost option and is available with tape-and-reel options (see Packaging Information). For similar products in the TO-226AA (TO-92) package, see the J304/305 data sheet.





Top View SST4416 (H1)* *Marking Code for TO-236

For applications information see AN104.





ABSOLUTE MAXIMUM RATINGS

Gate-Drain, Gate-Source Voltage :

nage :
(2N/SST4416)
(2N4416A)
10 mA
(2N Prefix)

Operating Junction Temper	rature
Power Dissipation :	(2N Prefix) ^a
Notes	

a. Derate 2.4 mW/°C above 25°C b. Derate 2.8 mW/°C above 25°C

SPECIFICATIONS ($T_A = 25^{\circ}C$ UNLESS NOTED)										
						Lin	nits			
				2N4	4416	2N4	416A	SST	4416	1
Parameter	Symbol	Test Conditions	Тура	Min	Max	Min	Max	Min	Max	Unit
Static										
Gate-Source Breakdown Voltage	V _{(BR)GSS}	$I_G = -1 \ \mu A$, $V_{DS} = 0 \ V$	-36	-30		-35		-30		v
Gate-Source Cutoff Voltage	V _{GS(off)}	V _{DS} = 15 V, I _D = 1 nA	-3		-6	-2.5	-6		-6	
Saturation Drain Current ^b	I _{DSS}	$V_{DS} = 15 \text{ V}, V_{GS} = 0 \text{ V}$	10	5	15	5	15	5	15	mA
		$V_{GS} = -20 \text{ V}, \text{ V}_{DS} = 0 \text{ V} (2\text{N})$	-2		-100		-100			pА
Cata Davaraa Currant	1	T _A = 150°C	-4		-100		-100			
Gale neverse Current	IGSS	$V_{GS} = -15 \text{ V}, \text{ V}_{DS} = 0 \text{ V} (SST)$	-0.002						-1	nA
		T _A = 125°C	-0.6							
Gate Operating Current	I _G	$V_{DG} = 10 \text{ V}, \text{ I}_{D} = 1 \text{ mA}$	-20							-
Drain Cutoff Current ^c	I _{D(off)}	$V_{DS} = 10 \text{ V}, \text{ V}_{GS} = -6 \text{ V}$	2							рА
Drain-Source On-Resistance ^c	r _{DS(on)}	$V_{GS} = 0 V, I_D = 1 mA$	150							Ω
Gate-Source Forward Voltage ^c	V _{GS(F)}	$I_{G} = 1 \text{ mA}$, $V_{DS} = 0 \text{ V}$	0.7							V
Dynamic					-					
Common-Source Forward Transconductance ^b	9fs	V _{DS} = 15 V, V _{GS} = 0 V	6	4.5	7.5	4.5	7.5	4.5	7.5	mS
Common-Source Output Conductance ^b	g _{os}	f = 1 kHz	15		50		50		50	μS
Common-Source Input Capacitance	C _{iss}		2.2		4		4			
Common-Source Reverse Transfer Capacitance	C _{rss}	$V_{DS} = 15 \text{ V}, V_{GS} = 0 \text{ V}$ f = 1 MHz	0.7		0.8		0.8			pF
Common-Source Output Capacitance	C _{oss}		1		2		2			
Equivalent Input Noise Voltage ^c	ēn	$V_{DS} = 10 \text{ V}, V_{GS} = 0 \text{ V}$ f = 1 kHz	6							nV∕ √Hz



2N4416/2N4416A/SST4416

Vishay Siliconix

NH

HIGH-FREQUENCY SPECIFICATIONS FOR $2N4416/2N4416A$ (T _A = $25^{\circ}C$ UNLESS NOTED)								
			Limits					
			100	MHz	400	MHz	1	
Parameter	Symbol	Test Conditions	Min	Max	Min	Max	Unit	
Common Source Input Conductance	giss			100		1,000		
Common Source Input Susceptance	b _{iss}			2,500		10,000	1	
Common Source Output Conductance	g _{oss}	$V_{DS} = 15 V, V_{GS} = 0 V$		75		100	μS	
Common Source Output Susceptance	b _{oss}			1,000		4,000	1	
Common Source Forward Transconductance	9 _{fs}				4,000		1	
Common-Source Power Gain	G _{ps}	$V_{DS} = 15 \text{ V}, \text{ I}_{D} = 5 \text{ mA}$	18		10		dD	
Noise Figure	NF	$R_{G} = 1 k\Omega$		2		4	uВ	

Notes a. Typical values are for DESIGN AID ONLY, not guaranteed nor subject to production testing.

a. b.

Pulse test: PW \leq 300 µs duty cycle \leq 3%. This parameter not registered with JEDEC. C.

TYPICAL CHARACTERISTICS (T_A = 25° C UNLESS OTHERWISE NOTED)



V_{DS} – Drain-Source Voltage (V)





Vishay Siliconix





2N4416/2N4416A/SST4416

Vishay Siliconix

TYPICAL CHARACTERISTICS (TA = 25°C UNLESS OTHERWISE NOTED)



2N4416/2N4416A/SST4416

Vishay Siliconix







Common-Source Forward Transconductance vs. Drain Current 10 V_{DS} = 10 V f = 1 kHz V_{GS(off)} = -3 V 8 $T_A = -55^{\circ}C$ 6 25°C 4 125°C 2





g_{fs} – Forward Transconductance (mS)

0 0.1

Document Number: 70242 S-04028-Rev. F, 04-Jun-01

10

SIPMOS [®] Small-Signal Transistor

- N channel
- · Enhancement mode
- V_{GS(th)} = 1.5 ...2.5 V



Туре	V _{DS}	I _D	R _{DS(on)}	Package	Marking		
BSS 125	600 V	0.1 A	45 Ω	TO-92	SS125		
Туре	Ordering	Code	Tape and Reel	Information			
BSS 125	Q62702-S021		E6288				
BSS 125	Q67000-S008		25 Q67000-S008 E6296		E6296		
BSS 125	Q67000-S	233	E6325				

Maximum Ratings

Parameter	Symbol	Values	Unit
Drain source voltage	V _{DS}	600	V
Drain-gate voltage	V _{DGR}		
R _{GS} = 20 kΩ		600	
Gate source voltage	V _{GS}	± 14	
Gate-source peak voltage,aperiodic	Vgs	± 20	
Continuous drain current	I _D		A
<i>T</i> _A = 35 °C		0.1	
DC drain current, pulsed	/ _{Dpuls}		
<i>T</i> _A = 25 °C		0.4	
Power dissipation	Ptot		W
<i>T</i> _A = 25 °C		1	

Maximum Ratings

Parameter	Symbol	Values	Unit
Chip or operating temperature	Tj	-55 + 150	°C
Storage temperature	T _{stg}	-55 + 150	
Thermal resistance, chip to ambient air 1)	R _{thJA}	≤ 125	K/W
DIN humidity category, DIN 40 040		E	
IEC climatic category, DIN IEC 68-1		55 / 150 / 56	

Electrical Characteristics, at T_j = 25°C, unless otherwise specified

Parameter	Symbol	Values			Unit
		min.	typ.	max.	

Static Characteristics

Drain- source breakdown voltage	V(BR)DSS	3			V
V _{GS} = 0 V, <i>I</i> _D = 0.25 mA, <i>T</i> _j = 25 °C		600	-	-	
Gate threshold voltage	V _{GS(th)}				
$V_{\text{GS}}=V_{\text{DS}}, I_{\text{D}}=1 \text{ mA}$	2	1.5	2	2.5	
Zero gate voltage drain current	I _{DSS}				
V _{DS} = 600 V, V _{GS} = 0 V, T _j = 25 °C		2	10	100	nA
V _{DS} = 600 V, V _{GS} = 0 V, T _j = 125 °C		-	8	50	μA
Gate-source leakage current	I _{GSS}	×6		8 8	nA
V _{GS} = 20 V, V _{DS} = 0 V		5	10	100	
Drain-Source on-state resistance	R _{DS(on)}				Ω
V _{GS} = 10 V, <i>I</i> _D = 0.1 A		-	30	45	

Electrical Characteristics, at T_j = 25°C, unless otherwise specified

Parameter	Symbol	Values			Unit
		min.	typ.	max.	

Transconductance	<i>9</i> fs		5A		S
$V_{\rm DS} \ge 2 * I_{\rm D} * R_{\rm DS(on)max}, I_{\rm D} = 0.1 {\rm A}$		0.06	0.17	-	
Input capacitance	Ciss				pF
V _{GS} = 0 V, V _{DS} = 25 V, f = 1 MHz		-	95	130	
Output capacitance	Coss	3	26	2	
V _{GS} = 0 V, V _{DS} = 25 V, f = 1 MHz		-	9	14	
Reverse transfer capacitance	Crss		1		
V _{GS} = 0 V, V _{DS} = 25 V, f = 1 MHz		-	4	6	
Turn-on delay time	t _{d(on)}				ns
$V_{\rm DD}$ = 30 V, $V_{\rm GS}$ = 10 V, $I_{\rm D}$ = 0.21 A	104				
$R_{\rm G} = 50 \ \Omega$		-	5	8	
Rise time	t _r				
$V_{\rm DD}$ = 30 V, $V_{\rm GS}$ = 10 V, $I_{\rm D}$ = 0.21 A					
$R_{\rm G} = 50 \ \Omega$		-	10	15	
Turn-off delay time	t _{d(off)}				
$V_{\rm DD}$ = 30 V, $V_{\rm GS}$ = 10 V, $I_{\rm D}$ = 0.21 A					
$R_{\rm G} = 50 \ \Omega$		-	16	21	
Fall time	t _f				
V _{DD} = 30 V, V _{GS} = 10 V, I _D = 0.21 A					
$R_{\rm G} = 50 \ \Omega$		-	15	20	

Dynamic Characteristics

Electrical Characteristics, at Ti = 25°C, unless otherwise specified

Parameter	Symbol		Unit		
		min.	typ.	max.	
Reverse Diode					
Inverse diode continuous forward current	I _S				А
T _A = 25 °C		-	23	0.1	
Inverse diode direct current,pulsed	I _{SM}				
<i>T</i> _A = 25 °C		-	. 1	0.4	
Inverse diode forward voltage	V _{SD}				V
V _{GS} = 0 V, <i>I</i> _F = 0.2 A		-	0.8	1.3	

Power dissipation

 $P_{\text{tot}} = f(T_{A})$



Safe operating area $I_D = f(V_{DS})$ parameter : D = 0.01, T_C=25°C



Drain current

 $I_{\rm D} = f(T_{\rm A})$ parameter: V_{GS} ≥ 10 V







 $V_{(BR)DSS} = f(T_j)$

Typ. output characteristics

 $l_{\rm D} = f(V_{\rm DS})$ parameter: $t_{\rm p} = 80 \ \mu {\rm s}$, $T_{\rm j} = 25 \ {\rm ^{\circ}C}$



Typ. transfer characteristics $I_D = f(V_{GS})$ parameter: $t_p = 80 \ \mu s$ $V_{DS} \ge 2 \times I_D \times R_{DS(on)max}$



Typ. drain-source on-resistance $R_{DS (on)} = f(I_D)$ parameter: $t_o = 80 \ \mu s$, $T_i = 25 \ ^{\circ}C$



Typ. forward transconductance $g_{fs} = f(l_D)$ parameter: $t_p = 80 \ \mu s$, $V_{DS} \ge 2 \ x \ l_D \ x \ R_{DS(on)max}$



Drain-source on-resistance

 $R_{\text{DS (on)}} = f(T_j)$ parameter: $I_{\text{D}} = 0.1 \text{ A}, V_{\text{GS}} = 10 \text{ V}$



Typ. capacitances $C = f(V_{DS})$

parameter: V_{GS}=0V, f= 1 MHz



Gate threshold voltage

 $V_{GS (th)} = f(T_j)$ parameter: $V_{GS} = V_{DS}$, $I_D = 1 \text{ mA}$



Forward characteristics of reverse diode $l_{\rm F} = f(V_{\rm SD})$ parameter: $T_{\rm j}$, $t_{\rm p}$ = 80 µs



BS108

N-channel enhancement mode vertical D-MOS transistor

FEATURES

- · Direct interface to C-MOS, TTL, etc.
- · High-speed switching
- · No secondary breakdown.

APPLICATIONS

- Line current interruptor in telephone sets
- Applications in relay, high-speed and line transformer drivers.

DESCRIPTION

N-channel enhancement mode vertical D-MOS transistor in a SOT54 (TO-92) package.

PINNING - SOT54

PIN	DESCRIPTION
1	source
2	gate
3	drain



Fig.1 Simplified outline (SOT54; TO-92) and symbol.

QUICK REFERENCE DATA

SYMBOL	PARAMETER	MAX.	UNIT
VDS	drain-source voltage (DC)	200	V
VGSth	gate-source threshold voltage	1.8	V
lo	drain current (DC)	300	mA
R _{DSon}	drain-source on-state resistance	5	Ω

LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 60134).

SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
VDS	drain-source voltage (DC)		-	200	V
V _{GSO}	gate-source voltage (DC)	open drain	-	±20	٧
lo	drain current (DC)		-	300	mA
IDM	peak drain current		-	1.2	Α
Ptot	total power dissipation	$T_{amb} \le 25 \ ^{\circ}C$; note 1	-	1	W
T _{stg}	storage temperature		-55	+150	ů
Tj	junction temperature		1	150	°C

Note

 Device mounted on a printed-circuit board, maximum lead length 4 mm; mounting pad for the drain lead minimum 10 × 10 mm.
N-channel enhancement mode vertical D-MOS transistor

THERMAL CHARACTERISTICS

SYMBOL	PARAMETER	CONDITIONS	VALUE	UNIT
R _{th J-a}	thermal resistance from junction to ambient	note 1	125	K/W

Note

 Device mounted on a printed-circuit board, maximum lead length 4 mm; mounting pad for the drain lead minimum 10 × 10 mm.

CHARACTERISTICS

T_J = 25 °C unless otherwise specified.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
V(BR)DSS	drain-source breakdown voltage	I _D = 10 μA; V _{GS} = 0	200	-	-	V
IDSS	drain-source leakage current	V _{DS} = 160 V; V _{GS} = 0	-	-	1	μA
loss	gate-source leakage current	V _{GS} = ±20 V; V _{DS} = 0	-	-	±100	nA
V _{GSth}	gate-source threshold voltage	I _D = 1 mA; V _{GS} = V _{DS}	0.4	-	1.8	V
R _{DSon}	drain-source on-state resistance	I _D = 100 mA; V _{GS} = 2.8 V	-	2.7	5	Ω
Yts	transfer admittance	I _D = 300 mA; V _{DS} = 25 V	200	600	-	mS
Ciss	input capacitance	V _{DS} = 25 V; V _{GS} = 0; f = 1 MHz	-	100	120	pF
Coss	output capacitance	V _{DS} = 25 V; V _{GS} = 0; f = 1 MHz	-	20	30	pF
Crss	reverse transfer capacitance	V _{DS} = 25 V; V _{GS} = 0; f = 1 MHz	-	10	15	pF
Switching ti	mes (see Figs 2 and 3)		•			
ton	turn-on time	I _D = 250 mA; V _{DD} = 50 V; V _{GS} = 0 to 10 V	-	6	10	ns
tom	turn-off time	I _D = 250 mA; V _{DD} = 50 V; V _{GS} = 0 to 10 V	-	49	60	ns

N-channel enhancement mode vertical D-MOS transistor

BS108



N-channel enhancement mode vertical D-MOS transistor

PACKAGE OUTLINE

Plastic single-ended leaded (through hole) package; 3 leads



BS108

SOT54

SILICON N-CHANNEL DUAL GATE MOS-FET

Depletion type field-effect transistor in a plastic X-package with source and substrate interconnected, intended for VHF applications, such as VHF television tuners, FM tuners and professional communication equipment,

This MOS-FET tetrode is protected against excessive input voltage surges by integrated back-to-back diodes between gates and source.

QUICK REFERENCE DATA

Orain-source voltage	VDS	max.	20 V
Drain current	/p	max.	20 mA
Total power dissipation up to $T_{amb} = 75 \ ^{\circ}C$	P _{tot}	max.	225 mW
Junction temperature	T	max.	160 °C
Transfer admittance at $f = 1 \text{ kHz}$,		
[}] D ≒ 10 mA; V _{DS} = 10 V; + V _{G2} ⋅S ≈ 4 V	ly fsl	typ,	14 mS
Input capacitance at gate 1; f = 1 MHz			
$10 = 10 \text{ mA}; \text{V}_{DS} = 10 \text{ V}; + \text{V}_{G2-S} = 4 \text{ V}$	Cig1-s	typ.	2.1 pF
Feedback capacitance at f = 1 MHz			
I _D = 10 mA; V _{DS} = 10 V; + V _{G2·S} = 4 V	Crs	tγp.	20 fF
Noise figure at optimum source admittance			
$I_D = 10 \text{ mA}; V_{DS} = 10 \text{ V}; + V_{G2-S} = 4 \text{ V}; f = 200 \text{ MHz}$	F	typ.	0.7 dB



Dual Complementary Pair Plus Inverter

The MC14007UB multi-purpose device consists of three N-channel and three P-channel enhancement mode devices packaged to provide access to each device. These versatile parts are useful in inverter circuits, pulse-shapers, linear amplifiers, high input impedance amplifiers, threshold detectors, transmission gating, and functional gating.

- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4007A or CD4007UB
- This device has 2 outputs without ESD Protection. Anti-static precautions must be taken.

Symbol	Parameter	Value	Unit
V _{DD}	DC Supply Voltage Range	-0.5 to +18.0	V
V _{in} , V _{out}	Input or Output Voltage Range (DC or Transient)	–0.5 to V _{DD} + 0.5	V
I _{in} , I _{out}	Input or Output Current (DC or Transient) per Pin	±10	mA
PD	Power Dissipation, per Package (Note 3.)	500	mW
T _A	Ambient Temperature Range	-55 to +125	°C
T _{stg}	Storage Temperature Range	-65 to +150	°C
ΤL	Lead Temperature (8–Second Soldering)	260	°C

MAXIMUM RATINGS (Voltages Referenced to V_{SS}) (Note 2.)

2. Maximum Ratings are those values beyond which damage to the device may occur.

3.

Temperature Derating: Plastic "P and D/DW" Packages: - 7.0 mW/°C From 65°C To 125°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}). Unused outputs must be left open.



ON Semiconductor

http://onsemi.com

		MARKING DIAGRAMS
	PDIP–14 P SUFFIX CASE 646	14 MC14007UBCP O AWLYYWW
1888-98 ⁷⁰⁸	SOIC-14 D SUFFIX CASE 751A	14 14007U ○ AWLYWW 1
	TSSOP-14 DT SUFFIX CASE 948G	14 <u>HHHHHHH</u> 14 007U <u>ALYW</u> HHHHHHH 1
THERE	SOEIAJ-14 F SUFFIX CASE 965	14 MC14007U o ALYW 1
A WL, L YY, Y WW, W	= Assembly L = Wafer Lot = Year = Work Week	ocation

ORDERING INFORMATION

Device	Package	Shipping
MC14007UBCP	PDIP-14	2000/Box
MC14007UBD	SOIC-14	55/Rail
MC14007UBDR2	SOIC-14	2500/Tape & Reel
MC14007UBDT	TSSOP-14	96/Rail
MC14007UBF	SOEIAJ-14	See Note 1.
MC14007UBFEL	SOEIAJ-14	See Note 1.

1. For ordering information on the EIAJ version of the SOIC packages, please contact your local ON Semiconductor representative.

PIN ASSIGNMENT

d-p _b [1•	14] v _{dd}		
S-P _B [2	13] D-P _A		
GATE _B	3	12] OUT _C		
S-N _B	4	11] S-P _C		
d-N _b	5	10	GATE _C		
gate _a [6	9] S-N _C		
v _{ss} E	7	8] D-N _A		
D = DRAIN S = SOURCE					





 V_{DD} = PIN 14 V_{SS} = PIN 7



Figure 1. Typical Application: 2–Input Analog Multiplexer

			Vaa	- 55	S°C	25°C		125	S°C		
Characterist	ic	Symbol	Vdc	Min	Max	Min	Тур ^(4.)	Max	Min	Max	Unit
Output Voltage V _{in} = V _{DD} or 0	"0" Level	V _{OL}	5.0 10 15		0.05 0.05 0.05		0 0 0	0.05 0.05 0.05		0.05 0.05 0.05	Vdc
$V_{in} = 0 \text{ or } V_{DD}$	"1" Level	V _{OH}	5.0 10 15	4.95 9.95 14.95		4.95 9.95 14.95	5.0 10 15		4.95 9.95 14.95	_ _ _	Vdc
Input Voltage $(V_O = 4.5 \text{ Vdc})$ $(V_O = 9.0 \text{ Vdc})$ $(V_O = 13.5 \text{ Vdc})$	"0" Level	V _{IL}	5.0 10 15	 	1.0 2.0 2.5	 	2.25 4.50 6.75	1.0 2.0 2.5	 	1.0 2.0 2.5	Vdc
$(V_{O} = 0.5 \text{ Vdc})$ $(V_{O} = 1.0 \text{ Vdc})$ $(V_{O} = 1.5 \text{ Vdc})$	"1" Level	V _{IH}	5.0 10 15	4.0 8.0 12.5	_ _ _	4.0 8.0 12.5	2.75 5.50 8.25	_ _ _	4.0 8.0 12.5	_ _ _	Vdc
$\begin{array}{l} \mbox{Output Drive Current} \\ (V_{OH} = 2.5 \mbox{ Vdc}) \\ (V_{OH} = 4.6 \mbox{ Vdc}) \\ (V_{OH} = 9.5 \mbox{ Vdc}) \\ (V_{OH} = 13.5 \mbox{ Vdc}) \end{array}$	Source	I _{OH}	5.0 5.0 10 15	- 3.0 - 0.64 - 1.6 - 4.2	 	- 2.4 - 0.51 - 1.3 - 3.4	- 5.0 - 1.0 - 2.5 - 10	 	- 1.7 - 0.36 - 0.9 - 2.4	_ _ _ _	mAdc
$(V_{OL} = 0.4 \text{ Vdc})$ $(V_{OL} = 0.5 \text{ Vdc})$ $(V_{OL} = 1.5 \text{ Vdc})$	Sink	I _{OL}	5.0 10 15	0.64 1.6 4.2		0.51 1.3 3.4	1.0 2.5 10	_ _ _	0.36 0.9 2.4		mAdc
Input Current		l _{in}	15	_	±0.1	_	±0.00001	± 0.1	-	± 1.0	μAdc
Input Capacitance (V _{in} = 0)		C _{in}	-	-	-	-	5.0	7.5	_	-	pF
Quiescent Current (Per Package)		I _{DD}	5.0 10 15		0.25 0.5 1.0		0.0005 0.0010 0.0015	0.25 0.5 1.0		7.5 15 30	μAdc
Total Supply Current ^(5.) (Dynamic plus Quies Per Gate) (C _L = 50 p	Ι _Τ	5.0 10 15			I _T = (0. I _T = (1. I _T = (2.	7 μA/kHz) f - 4 μA/kHz) f - 2 μA/kHz) f -	+ I _{DD} /6 + I _{DD} /6 + I _{DD} /6			μAdc	

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
 The formulas given are for the typical characteristics only at 25°C.
 To calculate total supply current at loads other than 50 pF:

 $I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) \text{ Vfk}$

where: I_T is in μ A (per package), C_L in pF, V = (V_{DD} - V_{SS}) in volts, f in kHz is input frequency, and k = 0.003.

SWITCHING CHARACTERISTICS (7.) ($C_L = 50 \text{ pF}, T_A = 25^{\circ}C$)

Characteristic	Symbol	V _{DD} Vdc	Min	Тур ^(8.)	Мах	Unit
Output Rise Time	t _{TLH}					ns
$t_{TLH} = (1.2 \text{ ns/pF}) \text{ C}_{L} + 30 \text{ ns}$		5.0	_	90	180	
$t_{TLH} = (0.5 \text{ ns/pF}) \text{ C}_{L} + 20 \text{ ns}$		10	—	45	90	
$t_{TLH} = (0.4 \text{ ns/pF}) \text{ C}_{L} + 15 \text{ ns}$		15	-	35	70	
Output Fall Time	t _{THL}					ns
$t_{THL} = (1.2 \text{ ns/pF}) \text{ C}_{L} + 15 \text{ ns}$		5.0	_	75	150	
$t_{THL} = (0.5 \text{ ns/pF}) \text{ C}_{L} + 15 \text{ ns}$		10	_	40	80	
t_{THL} = (0.4 ns/pF) C _L + 10 ns		15	-	30	60	
Turn–Off Delay Time	t _{PLH}					ns
t _{PLH} = (1.5 ns/pF) C _L + 35 ns		5.0	_	60	125	
t _{PLH} = (0.2 ns/pF) C _L + 20 ns		10	_	30	75	
t _{PLH} = (0.15 ns/pF) C _L + 17.5 ns		15	_	25	55	
Turn–On Delay Time	t _{PHL}					ns
t _{PHL} = (1.0 ns/pF) C _L + 10 ns		5.0	_	60	125	
t _{PHL} = (0.3 ns/pF) C _L + 15 ns		10	—	30	75	
t_{PHL} = (0.2 ns/pF) C _L + 15 ns		15	—	25	55	

The formulas given are for the typical characteristics only. Switching specifications are for device connected as an inverter.
 Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.



All unused inputs connected to ground.



All unused inputs connected to ground.



Figure 2. Typical Output Source Characteristics

Figure 3. Typical Output Sink Characteristics

These typical curves are not guarantees, but are design aids. Caution: The maximum current rating is 10 mA per pin.





Figure 4. Switching Time and Power Dissipation Test Circuit and Waveforms

APPLICATIONS

The MC14007UB dual pair plus inverter, which has access to all its elements offers a number of unique circuit applications. Figures 1, 5, and 6 are a few examples of the device flexibility.







Substrates of P–channel devices internally connected to V_{DD} ; Substrates of N–channel devices internally connected to V_{SS} .

Figure 6. AOI Functions Using Tree Logic

PACKAGE DIMENSIONS



NOTES: 1. DIM Y14 2. CO 3. DIM FOI 4. DIM 5. RO	iensionin .5M, 1982. Ntrolling Iension L Rmed Par, Iension B Unded Co	G AND TC G DIMENS TO CENTI ALLEL. DOES NC RNERS C	DLERANC SION: INC ER OF LE DT INCLUI PTIONAL	ing per / h. Ads whe De Mold -	ansi En Flash
	INC	HES	MILLIN		
DI	/ MIN	MAX	MIN	MAX	
Α	0.715	0.770	18.16	18.80	
В	0.240	0.260	6.10	6.60	
C	0.145	0.185	3.69	4.69	
D	0.015	0.021	0.38	0.53	
F	0.040	0.070	1.02	1.78	
G	0.100	BSC	2.54	BSC	
Н	0.052	0.095	1.32	2.41	
J	0.008	0.015	0.20	0.38	
K	0.115	0.135	2.92	3.43	
L	0.290	0.310	7.37	7.87	
M		10°		10°	
N	0.015	0.039	0.38	1.01	

D SUFFIX PLASTIC SOIC PACKAGE CASE 751A-03 ISSUE F



- NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION ALLOWARD E DAMBAR

PROTRUSION. ALLOWABLE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

	MILLIN	IETERS	INC	HES
DIM	MIN	MAX	MIN	MAX
Α	8.55	8.75	0.337	0.344
В	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.35	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27	BSC	0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
М	0 °	7°	0 °	7°
Р	5.80	6.20	0.228	0.244
R	0.25	0.50	0.010	0.019

PACKAGE DIMENSIONS

DT SUFFIX



NOTES:

- DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 CONTROLLING DIMENSION: MILLIMETER.
 DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED
 0.15 (0.006) PER SIDE.
 DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION.
 INTERLEAD FLASH OR PROTRUSION.
 SHALL NOT EXCEED
 0.25 (0.010) PER SIDE.

- EXCEED 0.25 (0.010) PER SIDE. 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION. SHALL BE ON 08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION. 6. TERMINED AT BESARE SHOWN FOR REFERENCE ONLY. 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE.

	MILLIN	IETERS	INC	HÈS
DIM	MIN	MAX	MIN	MAX
Α	4.90	5.10	0.193	0.200
В	4.30	4.50	0.169	0.177
C		1.20		0.047
D	0.05	0.15	0.002	0.006
F	0.50	0.75	0.020	0.030
G	0.65	BSC	0.026 BSC	
Н	0.50	0.60	0.020	0.024
J	0.09	0.20	0.004	0.008
J1	0.09	0.16	0.004	0.006
K	0.19	0.30	0.007	0.012
K1	0.19	0.25	0.007	0.010
L	6.40 BSC		0.252	BSC
M	0 °	8°	0°	8 °

F SUFFIX PLASTIC EIAJ SOIC PACKAGE CASE 965-01 ISSUE O

A









NOTES:

- ITES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS D AND E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS AND ARE MEASURED AT THE PARTING LINE. MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. TERMINAL NUMBERS ARE SHOWN FOR BEFERENCE ONLY

4. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 5. THE LEAD WIDTH DIMENSION (b) DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE LEAD WIDTH DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE FOOT. MINIMUM SPACE BETWEEN PROTRUSIONS AND ADJACENT LEAD TO BE 0.46 (0.018) TO BE 0.46 (0.018).

	MILLIMETERS		INCHES	
DIM	MIN	MAX	MIN	MAX
Α		2.05		0.081
A ₁	0.05	0.20	0.002	0.008
b	0.35	0.50	0.014	0.020
C	0.18	0.27	0.007	0.011
D	9.90	10.50	0.390	0.413
E	5.10	5.45	0.201	0.215
e	1.27	BSC	0.050	BSC
HE	7.40	8.20	0.291	0.323
0.50	0.50	0.85	0.020	0.033
LE	1.10	1.50	0.043	0.059
Μ	0 °	10 °	0 °	10 °
Q ₁	0.70	0.90	0.028	0.035
Z		1.42		0.056

B-Suffix Series CMOS Gates

The B Series logic gates are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.

- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low–power TTL Loads or One Low–power Schottky TTL Load Over the Rated Temperature Range.
- Double Diode Protection on All Inputs Except: Triple Diode Protection on MC14011B and MC14081B
- Pin–for–Pin Replacements for Corresponding CD4000 Series B Suffix Devices (Exceptions: MC14068B and MC14078B)



MAXIMUM RATINGS* (Voltages Referenced to V_{SS})

Symbol	Parameter	Value	Unit
V _{DD}	DC Supply Voltage	- 0.5 to + 18.0	V
V _{in} , V _{out}	Input or Output Voltage (DC or Transient)	-0.5 to V _{DD} + 0.5	V
lin, lout	Input or Output Current (DC or Transient), per Pin	± 10	mA
PD	Power Dissipation, per Package†	500	mW
T _{stg}	Storage Temperature	– 65 to + 150	°C
тլ	Lead Temperature (8–Second Soldering)	260	°C

* Maximum Ratings are those values beyond which damage to the device may occur. †Temperature Derating:

Plastic "P and D/DW" Packages: – 7.0 mW/°C From 65°C To 125°C Ceramic "L" Packages: – 12 mW/°C From 100°C To 125°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}). Unused outputs must be left open.

REV 3 1/94

© Motorola, Inc. 1995

MC14001B Quad 2-Input NOR Gate

MC14002B Dual 4-Input NOR Gate

MC14011B Quad 2-Input NAND Gate

MC14012B Dual 4-Input NAND Gate

MC14023B Triple 3-Input NAND Gate

MC14025B Triple 3-Input NOR Gate

MC14068B 8-Input NAND Gate

MC14071B Quad 2-Input OR Gate

MC14072B Dual 4-Input OR Gate

MC14073B Triple 3-Input AND Gate

MC14075B Triple 3-Input OR Gate

MC14078B 8-Input NOR Gate

MC14081B Quad 2-Input AND Gate

MC14082B Dual 4-Input AND Gate



LOGIC DIAGRAMS



PIN ASSIGNMENTS

MC14001B Quad 2–Input NOR Gate					
IN 1 _A [1•	14	D V _{DD}		
IN 2 _A [2	13] IN 2 _D		
	3	12] IN 1 _D		
OUT _B [4	11] OUT _D		
IN 1 _B [5	10] OUT _C		
IN 2 _B [6	9] IN 2 _C		
v _{ss} D	7	8] IN 1 _C		

MC14002B Dual 4–Input NOR Gate					
OUT _A [1•	14	v _{DD}		
IN 1 _A	2	13			
IN 2A	3	12] IN 4 _B		
IN 3 _A [4	11] IN 3 _B		
IN 4 _A [5	10] IN 2 _B		
NC [6	9	D IN 1 _B		
v _{ss} C	7	8	лс		

MC14011B Quad 2–Input NAND Gate					
in 1 _a E	1•	14] v _{DD}		
IN 2 _A [2	13] IN 2 _D		
OUT _A [3	12] IN 1 _D		
OUT _B [4	11] OUT _D		
IN 1 _B [5	10] OUT _C		
IN 2 _B [6	9] IN 2 _C		
v _{ss} [7	8] IN 1 _C		

Dual 4	-Inpu	t NANI	D Gate
out _a E	1•	14	VDD
IN 1 _A [2	13] OUT _B
IN 2 _A [3	12] IN 4 _B
IN 3A	4	11] IN 3 _B
in 4 _A D	5	10] IN 2 _B
NC [6	9] IN 1 _B
v _{ss} E	7	8] NC

MC14071B

MC14012B

MC14023B Triple 3–Input NAND Gate

in 1 _a C	1●	14] v _{DD}
IN 2 _A [2	13] IN 3 _C
IN 1 _B [3	12] IN 2 _C
IN 2 _B [4	11] IN 1 _C
IN 3 _B [5	10] OUT _C
out _b [6	9] OUT _A
v _{ss} C	7	8] IN 3 _A

MC14025B Triple 3–Input NOR Gate 14 🛛 V_{DD} 13 🛛 IN 3_C 12 IN 2C IN 1_B [3 11 IN 1C IN 3_B 🛛 5 10 0UTC 9 0UTA 8 🛛 IN 3A VSS 7

MC14068B 8–Input NAND Gate					
NC D	1•	14	D v _{DD}		
IN 1 🛛	2	13] Ουτ		
IN 2 [3	12] IN 8		
IN 3 🛛	4	11] IN 7		
IN 4 🛛	5	10] IN 6		
NC [6	9] IN 5		
v _{ss} [7	8	О ПС		

Quad 2-Input OR GateIN 1_A 1 •14VDDIN 2_A 213IN 2_D OUT_A312IN 1_D OUT_B411OUT_DIN 1_B 510OUT_CIN 2_B 69IN 2_C

MC14072B Dual 4–Input OR Gate ουτ_Α [1• 14 0 V_{DD} 13 0UTB IN 1_A 2 12 IN 4_B IN 2A 3 11] IN 3_B IN 3_A 4 IN 4_A [10 IN 2B 5 NC [6 9] IN 1_B 7 8 🛛 NC V_{SS} [

MC14073B Triple 3–Input AND Gate					
	1•	14	ם ע		
	2	13] IN 3 _C		
IN 1 _B [3	12] IN 2 _C		
IN 2 _B [4	11] IN 1 _C		
IN 3 _B [5	10] OUT _C		
out _b [6	9			
v _{ss} C	7	8] IN 3 _A		
IN 1 _B [IN 2 _B [IN 3 _B [OUT _B [V _{SS} [3 4 5 6 7	12 11 10 9 8] IN 2 _C] IN 1 _C] OUT ₍] OUT _/] IN 3 _A		

MC14081B Quad 2-Input AND Gate IN 1_A [1• IN 2_A [2 13 IN 2D OUT_A [3 12 IN 1_D OUT_B [4 IN 1_B [5 9] IN 2_C IN 2_B [6 V_{SS} [7 8 IN 1_C

MC14075B Triple 3–Input OR Gate				
in 1 _A D	1●	14	D v _{DD}	
IN 2 _A [2	13] IN 3 _C	
IN 1 _B [3	12] IN 2 _C	
IN 2 _B [4	11] IN 1 _C	
in 3 _b [5	10] OUT _C	
OUT _B [6	9	Ουτ _Α	
v _{ss} [7	8] IN 3 _A	

MC14078B 8–Input NOR Gate

8 I IN 1C

ис [1 •	14	D v _{DD}
IN 1 [2	13	оот
IN 2 [3	12	1 IN 8
ім з 🛛	4	11	D IN 7
IN 4 🛛	5	10	D IN 6
ИС [6	9] IN 5
v _{ss} [7	8	О ИС

MC14082B Dual 4–Input AND Gate				
OUT _A [1•	14] v _{DD}	
IN 1 _A [2	13] OUT _B	
IN 2 _A [3	12] IN 4 _B	
IN 3 _A [4	11] IN 3 _B	
IN 4 _A [5	10] IN 2 _B	
NC [6	9] IN 1 _B	
v _{ss} C	7	8] NC	

			Vnn	- 5	5°C		25°C		12:	5°C	
Characteristic		Symbol	Vdc	Min	Max	Min	Typ #	Max	Min	Max	Unit
Output Voltage V _{in} = V _{DD} or 0	"0" Level	VOL	5.0 10 15	_ _ _	0.05 0.05 0.05	_ _ _	0 0 0	0.05 0.05 0.05	_ _ _	0.05 0.05 0.05	Vdc
V _{in} = 0 or V _{DD}	"1" Level	VOH	5.0 10 15	4.95 9.95 14.95	_ _ _	4.95 9.95 14.95	5.0 10 15	_ _ _	4.95 9.95 14.95	_ _ _	Vdc
Input Voltage $(V_O = 4.5 \text{ or } 0.5 \text{ Vdc})$ $(V_O = 9.0 \text{ or } 1.0 \text{ Vdc})$ $(V_O = 13.5 \text{ or } 1.5 \text{ Vdc})$	"0" Level	VIL	5.0 10 15	 	1.5 3.0 4.0		2.25 4.50 6.75	1.5 3.0 4.0	_ _ _	1.5 3.0 4.0	Vdc
$(V_{O} = 0.5 \text{ or } 4.5 \text{ Vdc})$ $(V_{O} = 1.0 \text{ or } 9.0 \text{ Vdc})$ $(V_{O} = 1.5 \text{ or } 13.5 \text{ Vdc})$	"1" Level	VIH	5.0 10 15	3.5 7.0 11	 	3.5 7.0 11	2.75 5.50 8.25	 	3.5 7.0 11	 	Vdc
$\begin{array}{l} \mbox{Output Drive Current} \\ (V_{OH} = 2.5 \mbox{ Vdc}) \\ (V_{OH} = 4.6 \mbox{ Vdc}) \\ (V_{OH} = 9.5 \mbox{ Vdc}) \\ (V_{OH} = 13.5 \mbox{ Vdc}) \end{array}$	Source	ЮН	5.0 5.0 10 15	- 3.0 - 0.64 - 1.6 - 4.2		- 2.4 - 0.51 - 1.3 - 3.4	- 4.2 - 0.88 - 2.25 - 8.8		- 1.7 - 0.36 - 0.9 - 2.4		mAdc
(V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	Sink	lol	5.0 10 15	0.64 1.6 4.2	_ _ _	0.51 1.3 3.4	0.88 2.25 8.8	_ _ _	0.36 0.9 2.4		mAdc
Input Current		l _{in}	15	—	± 0.1	-	±0.00001	± 0.1	—	± 1.0	μAdc
Input Capacitance (V _{in} = 0)		C _{in}	_	_	_	-	5.0	7.5	_	_	pF
Quiescent Current (Per Package)		IDD	5.0 10 15		0.25 0.5 1.0		0.0005 0.0010 0.0015	0.25 0.5 1.0		7.5 15 30	μAdc
Total Supply Current**† (Dynamic plus Quiesce Per Gate, C _L = 50 pF)	ent,	Ч	5.0 10 15			I _T = (0. I _T = (0. I _T = (0.	3 μA/kHz) f - 6 μA/kHz) f - 9 μA/kHz) f -	⊧ I _{DD} /N ⊧ I _{DD} /N ⊧ I _{DD} /N			μAdc

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

** The formulas given are for the typical characteristics only at 25 $^\circ\text{C}.$

†To calculate total supply current at loads other than 50 pF:

 $I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) \text{ Vfk}$

where: I_T is in μ A (per package), C_L in pF, V = (V_{DD} - V_{SS}) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates per package.

B-SERIES GATE SWITCHING TIMES

Characteristic	Symbol	V _{DD} Vdc	Min	Тур #	Мах	Unit
Output Rise Time, All B–Series Gates $t_{TLH} = (1.35 \text{ ns/pF}) \text{ C}_L + 33 \text{ ns}$ $t_{TLH} = (0.60 \text{ ns/pF}) \text{ C}_L + 20 \text{ ns}$ $t_{TLH} = (0.40 \text{ ns/PF}) \text{ C}_L + 20 \text{ ns}$	^t TLH	5.0 10 15	_ _ _	100 50 40	200 100 80	ns
Output Fall Time, All B–Series Gates $t_{THL} = (1.35 \text{ ns/pF}) \text{ CL} + 33 \text{ ns}$ $t_{THL} = (0.60 \text{ ns/pF}) \text{ CL} + 20 \text{ ns}$ $t_{THL} = (0.40 \text{ ns/pF}) \text{ CL} + 20 \text{ ns}$	^t THL	5.0 10 15	_ _ _	100 50 40	200 100 80	ns
Propagation Delay Time MC14001B, MC14011B only tpLH, tpHL = (0.90 ns/pF) CL + 80 ns tpLH, tpHL = (0.36 ns/pF) CL + 32 ns tpLH, tpHL = (0.26 ns/pF) CL + 27 ns All Other 2, 3, and 4 Input Gates tpLH, tpHL = (0.90 ns/pF) CL + 115 ns tpLH, tpHL = (0.36 ns/pF) CL + 47 ns tpLH, tpHL = (0.26 ns/pF) CL + 37 ns 8–Input Gates (MC14068B, MC14078B) tpLH, tpHL = (0.90 ns/pF) CL + 155 ns tpLH, tpHL = (0.36 ns/pF) CL + 62 ns tpLH, tpHL = (0.36 ns/pF) CL + 62 ns tpLH, tpHL = (0.36 ns/pF) CL + 47 ns	^t PLH ^{, t} PHL	5.0 10 15 5.0 10 15 5.0 10	- - - - -	125 50 40 160 65 50 200 80 60	250 100 80 300 130 100 350 150 110	ns

SWITCHING CHARACTERISTICS* (C_L = 50 pF, T_A = 25° C)

* The formulas given are for the typical characteristics only at 25°C.

#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.



 * All unused inputs of AND, NAND gates must be connected to V_DD. All unused inputs of OR, NOR gates must be connected to V_SS.





CIRCUIT SCHEMATIC NOR, OR GATES



CIRCUIT SCHEMATIC NAND, AND GATES





TYPICAL B-SERIES GATE CHARACTERISTICS

These typical curves are not guarantees, but are design aids. Caution: The maximum rating for output current is 10 mA per pin.

MOTOROLA CMOS LOGIC DATA

TYPICAL B-SERIES GATE CHARACTERISTICS (cont'd)



VOLTAGE TRANSFER CHARACTERISTICS









Figure 9. V_{DD} = 10 Vdc

DC NOISE MARGIN

The DC noise margin is defined as the input voltage range from an ideal "1" or "0" input level which does not produce output state change(s). The typical and guaranteed limit values of the input values V_{IL} and V_{IH} for the output(s) to be at a fixed voltage V_O are given in the Electrical Characteristics table. V_{IL} and V_{IH} are presented graphically in Figure 11.

Guaranteed minimum noise margins for both the "1" and "0" levels =

1.0 V with a 5.0 V supply 2.0 V with a 10.0 V supply 2.5 V with a 15.0 V supply



Figure 11. DC Noise Immunity

OUTLINE DIMENSIONS



OUTLINE DIMENSIONS



Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized applications, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1–800–441–2447 or 602–303–5454

٥

MFAX: RMFAX0@email.sps.mot.com - TOUCHTONE 602-244-6609 INTERNET: http://Design-NET.com JAPAN: Nippon Motorola Ltd.; Tatsumi–SPD–JLDC, 6F Seibu–Butsuryu–Center, 3–14–2 Tatsumi Koto–Ku, Tokyo 135, Japan. 03–81–3521–8315

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852–26629298







BC107 BC107B

1/5

LOW NOISE GENERAL PURPOSE AUDIO AMPLIFIERS

DESCRIPTION

The BC107 and BC107B are silicon Planar Epitaxial NPN transistors in TO-18 metal case. They are suitable for use in driver stages, low noise input stages and signal processing circuits of television reveivers. The PNP complementary types are BC177 and BC177B respectively.





ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
Vcbo	Collector-Base Voltage (I _E = 0)	50	V
VCEO	Collector-Emitter Voltage (I _B = 0)	45	V
VEBO	Emitter-Base Voltage $(I_C = 0)$	6	V
Ιc	Collector Current	100	mA
P _{tot}	Total Dissipation at $T_{amb} \le 25$ °C at $T_C \le 25$ °C	0.3 0.75	W W
T _{stg}	Storage Temperature	-55 to 175	°C
Tj	Max. Operating Junction Temperature	175	°C

December 2002

BC107 / BC107B

THERMAL DATA

R _{thj-case}	Thermal	Resistance	Junction-Case	Max	200	°C/W
R _{thj-amb}	Thermal	Resistance	Junction-Ambient	Max	500	°C/W

ELECTRICAL CHARACTERISTICS ($T_{case} = 25 \ ^{\circ}C$ unless otherwise specified)

Symbol	Parameter	Test Conditions	Min.	Тур.	Max.	Unit
I _{CBO}	Collector Cut-off Current ($I_E = 0$)	$V_{CB} = 40 V$ $V_{CB} = 40 V$ $T_{C} = 150 \ ^{\circ}C$			15 15	nA μA
V _{(BR)CBO}	Collector-Base Breakdown Voltage (I _E = 0)	I _C = 10 μA	50			V
V _{(BR)CEO*}	Collector-Emitter Breakdown Voltage (I _B = 0)	I _C = 10 mA	45			V
V _{(BR)EBO}	Emitter-Base Breakdown Voltage (I _C = 0)	I _E = 10 μA	6			V
V _{CE(sat)} *	Collector-Emitter Saturation Voltage			70 200	250 600	mV mV
V _{BE(sat)} *	Base-Emitter Saturation Voltage			750 950		mV mV
$V_{BE(on)}*$	Base-Emitter On Voltage		550	650 700	700 770	mV mV
h _{FE} ∗	DC Current Gain		110 200 40	120 150	450 450	
h _{fe} *	Small Signal Current Gain	$ I_C = 2 \ \text{mA} \qquad V_{CE} = 5 \ \text{V} \ f = 1 \ \text{KHz} \\ for \ \textbf{BC107} \\ for \ \textbf{BC107B} \\ I_C = 10 \ \text{mA} \ \ V_{CE} = 10 \ \text{V} \ f = 100 \ \text{MHz} $		250 300 2		
Ссво	Collector-Base Capacitance	$I_{E} = 0 \qquad V_{CB} = 10 \text{ V} \qquad f = 1 \text{ MHz}$		4	6	pF
C _{EBO}	Emitter-Base Capacitance	$I_{C} = 0 \qquad V_{EB} = 0.5 \text{ V} \qquad f = 1 \text{MHz}$		12		pF
NF	Noise Figure	$ I_C = 0.2 \text{ mA} V_{CE} = 5 \text{ V} $ $ f = 1 \text{KHz} R_g = 2 \text{K} \Omega \text{B} = 200 \text{Hz} $		2	10	dB
h _{ie}	Input Impedance	$\label{eq:CE} \begin{array}{ll} I_C = 2 \mbox{ mA} & V_{CE} = 5 \mbox{ V} & f = 1 \mbox{ KHz} \\ \mbox{for } \textbf{BC107} \\ \mbox{for } \textbf{BC107B} \end{array}$		4 4.8		ΚΩ ΚΩ
h _{re}	Reverse Voltage Ratio	$\label{eq:constraint} \begin{array}{ll} I_C = 2 & mA & V_{CE} = 5 & V & f = 1 \\ \text{for BC107} & & \\ \text{for BC107B} \end{array}$		2.2 2.7		10 ⁻⁴ 10 ⁻⁴
h _{oe}	Output Admittance	$I_{C} = 2 \text{ mA}$ $V_{CE} = 5 \text{ V}$ f = 1KHz for BC107 for BC107B		30 26		μS μS

* Pulsed: Pulse duration = 300 μ s, duty cycle \leq 1 %

57

DC Normalized Current Gain.



Collector-Base Capacitance



Power Rating Chart



Collector-Emitter Saturation Voltage



Transition Frequency





BC107 / BC107B

Γ

	TO-18 MECHANICAL DATA									
DIM.	mm			inch						
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.				
А		12.7			0.500					
В			0.49			0.019				
D			5.3			0.208				
E			4.9			0.193				
F			5.8			0.228				
G	2.54			0.100						
Н			1.2			0.047				
I			1.16			0.045				
L	45 [°]			45 [°]						



\$77



BC177 BC177B

1/6

LOW NOISE GENERAL PURPOSE AUDIO AMPLIFIERS

DESCRIPTION

The BC177 and BC177B are silicon Planar Epitaxial PNP transistors in TO-18 metal case. They are suitable for use in driver stages, low noise input stages and signal processing circuits of television reveivers. The NPN complementary types are BC107 and BC107B respectively.





ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
VCES	Collector-Emitter Voltage (V _{BE} = 0)	-50	V
V _{CEO}	Collector-Emitter Voltage (I _B = 0)	-45	V
V _{EBO}	Emitter-Base Voltage $(I_C = 0)$	-5	V
lc	Collector Current	-100	mA
I _{CM}	Collector Peak Current	-200	mA
Ptot	Total Dissipation at $T_{amb} \le 25 \ ^{\circ}C$	0.3	W
T _{stg}	Storage Temperature	-65 to 175	°C
Tj	Max. Operating Junction Temperature	175	°C

December 2002

BC177 - BC177B

THERMAL DATA

R _{thj-case}	Thermal	Resistance	Junction-Case	Max	200	°C/W
R _{thj-amb}	Thermal	Resistance	Junction-Ambient	Max	500	°C/W

ELECTRICAL CHARACTERISTICS ($T_{case} = 25 \ ^{\circ}C$ unless otherwise specified)

Symbol	Parameter	Test Conditions	Min.	Тур.	Max.	Unit
ICES	Collector Cut-off Current (V _{BE} = 0)	$V_{CE} = -20 V$ $V_{CE} = -20 V$ $T_{C} = 150 \ ^{\circ}C$		-1	-100 -10	nA μA
V _{(BR)CES}	Collector-Emitter Breakdown Voltage (V _{BE} = 0)	I _C = -10 μA	-50			V
V _{(BR)CEO*}	Collector-Emitter Breakdown Voltage (I _B = 0)	I _C = -2 mA	-45			V
V _{(BR)EBO}	Emitter-Base Breakdown Voltage (I _C = 0)	I _E = -10 μA	-5			V
V _{CE(sat)} *	Collector-Emitter Saturation Voltage	$ I_C = -10 \ \text{mA} \qquad I_B = -0.5 \ \text{mA} \\ I_C = -100 \ \text{mA} \qquad I_B = -5 \ \text{mA} $		-75 -200	-250	mV mV
V _{BE(sat)} *	Base-Emitter Saturation Voltage			-720 -860		mV mV
$V_{BE(on)}*$	Base-Emitter On Voltage	$I_{\rm C}$ = -2 mA $V_{\rm CE}$ = -5 V	-550	-640	-750	mV
h _{fe} *	Small Signal Current Gain	$ I_{C} = -2 \ mA \qquad V_{CE} = -5 \ V \qquad f = 1 \ KHz \\ for \ BC177 \\ for \ BC177B $	125 240		500 500	
f⊤	Transition Frequency	$I_C = -10 \text{ mA } V_{CE} = -5 \text{ V } f = 100 \text{ MHz}$		200		MHz
Ссво	Collector-Base Capacitance	$I_E = 0$ $V_{CB} = -10$ V f = 100 KHz		5		pF
NF	Noise Figure	$ I_{C} = -0.2 \text{ mA} V_{CE} = -5 \text{ V} $ $ f = 1 \text{ KHz} R_{g} = 2 \text{K} \Omega \text{B} = 200 \text{Hz} $		2	10	dB
h _{ie}	Input Impedance	$I_{C} = -2 \text{ mA}$ $V_{CE} = -5 \text{ V}$ $f = 1 \text{KHz}$		5		KΩ
h _{re}	Reverse Voltage Ratio	$I_{C} = -2 \text{ mA}$ $V_{CE} = -5 \text{ V}$ $f = 1 \text{KHz}$		4		10 ⁻⁴
h _{oe}	Output Admittance	$I_{C} = -2 \text{ mA}$ $V_{CE} = -5 \text{ V}$ f = 1KHz		30		μS

 \ast Pulsed: Pulse duration = 300 $\mu s,$ duty cycle \leq 1 %

2/6

DC Transconductance.



Collector-emitter Saturation Voltage.



Normalized h Parameters.



DC Normalized Current Gain.



Normalized h Parameters.



Collector-base Capacitance.



57

BC177 - BC177B

Transition Frequency.



Power Rating Chart.



		TO-18 N	IECHANICA	AL DATA		
ЫМ		mm			inch	
5	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
А		12.7			0.500	
В			0.49			0.019
D			5.3			0.208
E			4.9			0.193
F			5.8			0.228
G	2.54			0.100		
н			1.2			0.047
I			1.16			0.045
L	45 [°]			45 [°]		



5/6

CODICE DEI COLORI DELLE RESISTENZE

RESISTENZE A IMPASTO DI CARBONE

-	ANELLO	COLORE 2	ANELLO	COLORE 3	ANELLO	COLORE	4 ANELLO
				ORO	:10		/
	0	NERO	0	NERO	X1		/
	1	MARRONE	-	MARRONE	X 10		
	2	ROSSO	2	ROSSO	X 100		
	3	ARANCIONE	S	ARANCIONE	X 1k		
	4	GIALLO	4	GIALLO	X 10k		
	5	VERDE	5	VERDE	X 100k		
	9	BLU	9	BLU	X 1M		
	7	VIOLA	7	VIOLA	X 10M	TOLLER	ANZA
	8	GRIGIO	8			ORO	5%
	6	BIANCO	6			ARGENTO	10%

ESEMPI DI LETTURA DELLE RESISTENZE AL 5% (COLORE DEL 4 ANELLO ORO) Identificare il 4 anello della tolleranza e metterlo alla propria destra Iniziare a leggere i colori degli anelli da sinistra: ESEMPI DI LETTURA DELLE RESISTENZE AL 5% IDENTIFICARE IL 4 ANELLO DELLA TOLLERANZA

	kΩ	C KG	cy k	0 kg	
	(1	(10	(4,7	(47)	
	1000 Ω	0000	4700 Ω	0000 U	
	A	A 1	A 4	A 470	
	CIOE	CIOE	CIOE	CIOE	
	1 - 0 - X 100	1 - 0 - X 1k	4 - 7 - X 100	4 - 7 - X 10k	
0	EQUIVALE A	EQUIVALE A	EQUIVALE A	EQUIVALE A	
4 anell	- ORO	E - ORO	- ORO	- ORO	
3 anello	- ROSSO	- ARANCIONE	- ROSSO	- GIALLO	
2 anello	- NERO	- NERO	· VIOLA	- VIOLA	
1 anello	MARRONE	MARRONE	GIALLO -	GIALLO -	

B3 AULA LABORATORIO DIDATTICO DI ELETTRONICA ---

82

56 68

47

CODICE DEI COLORI DELLE RESISTENZE RESISTENZE A STRATO METALLICO

COLORE 1	ANELLO	COLORE	Z ANELLO	COLORE	ANELLO	COLORE 4	ANELLO	COLORE	5 ANELLC
								TOLLE	RANZA
NERO	0	NERO	0	NERO	0	NERO	X1		1
MARRONE	-	MARRONE	-	MARRONE	-	MARRONE	X 10	MARRONE	1%
ROSSO	2	ROSSO	2	ROSSO	2	ROSSO	X 100	ROSSO	2%
ARANCIONE	co	ARANCIONE	с 	ARANCIONE	e	ARANCIONE	X 1k		
GIALLO	4	GIALLO	4	GIALLO	4	GIALLO	X 10k		
VERDE	5	VERDE	5	VERDE	5	VERDE	X 100k	VERDE	0,5%
BLU	9	BLU	9	BLU	9	BLU	X 1M		
VIOLA	7	VIOLA	7	VIOLA	7	VIOLA	X 10M	TTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTT	
GRIGIO	00	GRIGIO	00	GRIGIO	80				
BIANCO	6	BIANCO	6	BIANCO	6				

DENTIFICARE IL 5 ANELLO DELLA TOLLERANZA (CHE E' PIU' SPESSO) E METTERLO ALLA PROPRIA DESTRA ESEMPI DI LETTURA DELLE RESISTENZE A STRATO METALLICO AL 1% (COLORE DEL 5 ANELLO MARRONE) NIZIARE A LEGGERE I COLORI DEGLI ANELLI DA SINISTRA :

	kΩ)	(₂ 3	(U)	(73)
	10,2	20,5	47,5 4	768 4
	G	Ci	00	Ci
	10200	20500	47500	768000
	\triangleleft	\triangleleft	A	\triangleleft
	CIOE	CIOE	CIOE'	CIOE
	1 - 0 - 2 - X 100	2 - 0 - 5 - X 100	4 - 7 - 5 - X 100	7 - 6 - 8 - X 1k
	\triangleleft	\triangleleft	∢	∢
	EQUIVALE	EQUIVALE	EQUIVALE	EQUIVALE
5 anello	- MARRONE	- MARRONE	- MARRONE	IE - MARRONE
4 anello	- ROSSO	- ROSSO	- ROSSO	- ARANCION
3 anello	ROSSO	VERDE	VERDE	GRIGIO
olle	0	0	- Y	1
2 an	. NER	NER	VIOL	BLU
	NE	I.	1	1
anello	MARRO	SOSSO	SIALLO	VIOLA

VALORI COMMERCIALI

16,5 28,0 47,5 80,6 27,4 46,4 78,7 16,2 26,7 45,3 15,8 76,8 15,4 26,1 44,2 75,0 15,0 25,5 43,2 73,2 14,7 24,9 42,2 71,5 14,0 14,3 23,7 24,3 40,2 41,2 68,1 69,8 13,7 23,2 39,2 66,5 13,3 22,6 38,3 64,9 13,0 22,1 37,4 37,4 63,4 21,0 21,5 2 35,7 36,5 3 60,4 61,9 6 12,4 12,7 12,1 20,5 34,8 59,0 111 11,8 20,0 34,0 57,6 97,6 11,5 19,6 33,2 56,2 95,3 19,1 33,0 54,9 93,1 11,3

 10,0
 10,2
 10,5
 10,7
 11,0
 1

 16,9
 17,4
 17,8
 18,2
 18,7
 19

 28,7
 29,4
 30,9
 31,6
 32,4
 32

 48,7
 49,9
 51,1
 52,3
 53,6
 54

 82,5
 84,5
 86,6
 88,7
 90,9
 90

B LABORATORIO DIDATTICO DI ELETTRONICA --- AULA

ad ELETTROLITICI	×	57	10 16V 10000# 0 3360.00 F	10000mm 0 + (1)- 10:0004F 16V 20% 104F 25V	VERTICALE = RADIALE ORIZZONTALE = ASSIALE I CONDENSATORI ELETTROLITICI PIU' COMUNI SONO POLARIZZATI CIOE' + GAMBA PIU' LUNGA	- GAMBA PIU' CORTA ZIONE NON INVERTIRE LA POLARITA'
F = Fai	2A 472 K 4700 F = 4,7 n F K = 10% 2A 683 F 2A 683 F 2A 683 F 2 A 683 F	.68/J0%250V	250V	TOLLERANZA J=5%,K=10%,M=20% J=5%,K=10%,M=20% K=10% K=10% J=5%,K=10%,M=20%	M=20% M=20% M=20% M=20%	ATTEN B3
misura E	4 17 17 17 17 17 17 17 17 17 17 17 17 17	6 MW/R		TENSIONE JONF 50V JuF 63V, 100V ,2uF 50V, 100V 70nF 100V 10uF da250a1000V	00uF da 16 a 350V 00uF da 16 a 350V 00uF da 16 a 400V 7uF da 16 a 50V	A AULA
unità di POLIESTER	5 NF 400 5 NF 400 0%	140 K 250	MF 10% 2501	ZZO VALORI FREQ. da 1pF a 1 FREQ. da 1pF a 1 FREQ. da 1nF a 2 FREQ. da 1nF a 4 FREQ. da 1nF a 4 FREQ. da 1nF a 4	FREQ. da 1uF a 47 FREQ. da 1uF a 47 FREQ. da 68uFa100 FREQ. da 0,1uF a 4	ELETTRONIC
ISATORI	M T TIT IS	E NON MENTE IL	= 1kpF = 1nF ; hF ; 1000mF=1F ira , variando la e della capacità non car	ATORI UTILI V DISCO ALTE I VERTICALI ALTE I ETALLIZZATO BASSE ETALLIZZATO BASSE ETALLIZZATO BASSE	VERTICALI BASSE DRIZZONTALI BASSE "SNAP-IN" BASSE GOCCIA BASSE	33 39 47 56 68 82 DIDATTICO DI
CONDEN	L Nera	A20PF NEI CONDENSATORI S SPECIFICATO DIVERSA VALORE E' ESPRESSO	picoFarad = pf ; 1000pF 1000nF=1uF;1000uF=1n NPO = stabili in temperatu temperatura il valor	figura CONDENS 1 CERAMICI / 2 MULTISTRATO 3 POLIESTERE ME 5 POLIESTERE ME 5 POLIESTERE ME	7,8 ELETTROLITICI 9 ELETTROLITICI 10 ELETTROLITICI 11 TANTALIO A	VALORI COMMERCIALI 10 12 15 18 22 27 LABORATORIO